首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:1001826
 
资料名称:LT1161IS
 
文件大小: 290K
   
说明
 
介绍:
Quad Protected High-Side MOSFET Driver
 
 


: 点此下载
  浏览型号LT1161IS的Datasheet PDF文件第1页
1
浏览型号LT1161IS的Datasheet PDF文件第2页
2
浏览型号LT1161IS的Datasheet PDF文件第3页
3
浏览型号LT1161IS的Datasheet PDF文件第4页
4

5
浏览型号LT1161IS的Datasheet PDF文件第6页
6
浏览型号LT1161IS的Datasheet PDF文件第7页
7
浏览型号LT1161IS的Datasheet PDF文件第8页
8
浏览型号LT1161IS的Datasheet PDF文件第9页
9
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
5
LT1161
OPERATIO
U
当 这 场效应晶体管 门 电压 是 较少 比 1.4v, 这 计时器
管脚 是 released. 这 14
µ
一个 电流 源 然后 慢速地
charges 这 定时 电容 后面的 至 3v 在哪里 这 承担
打气 又一次 开始 至 驱动 这 门 管脚 高. 如果 一个 故障 安静的
exists, 此类 作 一个 短的 电路, 这 sense 比较器
门槛 将 又一次 是 超过 和 这 计时器 循环 将
repeat 直到 这 故障 是 移除 (看 图示 2).
这 lt1161 门 管脚 有 二 states, 止 和 在. 在 这
止 状态 它 是 使保持 低, 当 在 这 在 状态 它 是 pumped
至 12v 在之上 供应 用 一个 自-包含 750khz 承担
打气. 这 止 状态 是 使活动 当 也 这 输入 管脚
是 在下 1.4v 或者 这 计时器 管脚 是 在下 3v. 相反地, 为
这 在 状态 至 是 使活动, 两个都 这 输入 和 计时器 管脚
必须 是 在之上 它们的 门槛.
如果 left 打开, 这 输入 管脚 是 使保持 低 用 一个 75k 电阻, 当
这 计时器 管脚 是 使保持 一个 二极管 漏出 在之上 3v 用 一个 14
µ
一个 拉-
向上 电流 源. 因此 这 计时器 管脚 automatically re-
verts 至 这 在 状态, 主题 至 这 输入 也 正在 高.
这 输入 有 大概 200mv 的 hysteresis.
这 sense 管脚 正常情况下 connects 至 这 流 的 这 电源
场效应晶体管, 这个 returns 通过 一个 低 valued 流 sense
电阻 至 供应. 当 这 门 是 在 和 这 场效应晶体管
流 电流 超过 这 水平的 必需的 至 发生 一个
65mv 漏出 横过 这 流 sense 电阻, 这 sense
比较器 activates 一个 拉-向下 npn 这个 迅速 pulls
这 计时器 管脚 在下 3v. 这个 在 转变 导致 这 计时器
比较器 至 override 这 输入 管脚 和 活动 这 门
管脚 止 状态, 因此 protecting 这 电源 场效应晶体管. 在 顺序
为 这 sense 比较器 至 准确地 sense 场效应晶体管
流 电流, 这 lt1161 供应 管脚 必须 是 连接
直接地 至 这 积极的 一侧 的 这 流 sense 电阻器.
输入
1161 f02
正常的 OVERCURRENT 正常的
12V
V
+
0V
3V
0V
计时器
图示 2. 定时 图解
APPLICATIONs iNMATION
WUU
U
输入/供应 sequencing
那里 是 非 输入/供应 sequencing (所需的)东西 为
这 lt1161. 这 输入 将 是 带去 向上 至 15v 和 这
供应 在 0v. 当 这 供应 是 转变 在 和 一个 输入
高, 这 场效应晶体管 转变-在 将 是 inhibited 直到 这 定时
电容 charges 至 3v (i.e., 为 一个 重新开始 循环). 这
二 v
+
管脚 (11, 20) 必须 总是 是 连接 至 各自
其它.
isolating 这 输入
运作 在 harsh 环境 将 需要 分开 至
阻止 地面 过往旅客 从 损害的 控制 逻辑.
这 lt1161 容易地 接口 至 低 费用 opto-isolators.
这 网络 显示 在 图示 3 确保 那 这 输入 将
是 牵引的 在之上 2v, 但是 不 超过 这 绝对 最大
LT1161
12v 至 48v
100k
1161 f03
2k
LOGIC
输入
1/4 nec ps2501-4
LOGIC
POWER
地面
51k
(各自 频道, 谈及 至 函数的 图解)
图示 3. isolating 这 输入
比率, 为 供应 电压 的 12v 至 48v 在 这 全部
温度 范围. 在 顺序 至 维持 这 止 状态, 这
opto 必须 有 较少 比 20
µ
一个 的 dark 电流 (泄漏)
hot.
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com