80C188XL_集成电路资料查询网

80C186XL80C188XL
总线 接口 单位
这 80C186XL 提供 一个 local 总线 控制 至
发生 这 local 总线 控制 signals 在 addition 它
雇用 一个 HOLDHLDA 协议 为 relinquishing
这 local 总线 至 其它 总线 masters 它 也 提供
输出 那 能 是 使用 至 使能 外部 缓存区
和 至 直接 这 流动 的 数据 在 和 止 这 local
bus
这 总线 控制 是 有责任 为 generating 20
位 的 address 读 和 写 strobes 总线 循环
状态 信息 和 数据 (为 写 行动) 在-
formation 它 是 也 有责任 为 读 数据
从 这 local 总线 在 一个 读 operation synchro-
nous 和 异步的 准备好 输入 管脚 是 provid-
ed 至 扩展 一个 总线 循环 在之外 这 最小 四
states (clocks)
这 80C186XL 总线 控制 也 发生 二
控制 信号 (den
和 dtr) 当 接合 至
外部 transceiver chips 这个 能力 准许 这
增加 的 transceivers 为 简单的 buffering 的 这
多路复用 addressdata bus
在 重置 这 local 总线 控制 将 执行
这 下列的 action

驱动 DEN
RD和 WR 高 为 一个 时钟 cy-
cle 然后 float them

驱动 S0–S2 至 这 inactive 状态 (所有 高) 和
然后 float

驱动 锁 高 和 然后 float

Float AD0–15 (ad0–8) A16–19 (a9–a19) BHE
(rfsh) DTR

驱动 ALE 低

驱动 HLDA LOW
RD
QSMD UCS LCS MCS0PEREQ MCS1
错误
和 TESTBUSY 管脚 有 内部的 pullup
设备 这个 是 起作用的 当 RES
是 applied ex-
cessive 加载 或者 grounding 确实 的 这些 管脚
导致 这 80C186XL 至 enter 一个 alternative 模式
的 operation

RDQSMD 低 结果 在 Queue 状态 Mode

UCS 和 LCS 低 结果 在 ONCE Mode

TESTBUSY 低 (和 高 后来的) 结果 在 en-
hanced Mode
80C186XL 附带的
ARCHITECTURE
所有 这 80C186XL 整体的 peripherals 是 con-
trolled 用 16-位 寄存器 包含 在里面 一个 inter-
nal 256-字节 控制 block 这 控制 块 将 是
编排 在 也 记忆 或者 IO space 内部的
逻辑 将 认识 控制 块 地址 和 re-
spond 至 总线 cycles 一个 补偿 编排 的 这 256-字节
控制 寄存器 块 是 显示 在 图示 3
碎片-selectready 一代 逻辑
这 80C186XL 包含 逻辑 这个 提供
可编程序的 碎片-选择 一代 为 两个都 mem-
ories 和 peripherals 在 addition 它 能 是
编写程序 至 提供 准备好 (或者 WAIT 状态) gen-
eration 它 能 也 提供 latched 地址 位 A1
和 A2 这 碎片-选择 线条 是 起作用的 为 所有 mem-
ory 和 IO 循环 在 它们的 编写程序 areas
whether 它们 是 发生 用 这 CPU 或者 用 这
整体的 DMA unit
这 80C186XL 提供 6 记忆 碎片 选择 输出-
puts 为 3 地址 areas upper memory 更小的
memory 和 midrange memory 一个 各自 是 provid-
ed 为 upper 记忆 和 更小的 memory 当 四
是 提供 为 midrange memory
补偿
Relocation 寄存器 FEH
DMA Descriptors 频道 1
DAH
D0H
DMA Descriptors 频道 0
CAH
C0H
碎片-选择 控制 寄存器
A8H
A0H
时间 2 控制 寄存器
66H
60H
时间 1 控制 寄存器
5EH
58H
时间 0 控制 寄存器
56H
50H
中断 控制 寄存器
3EH
20H
图示 3 内部的 寄存器 编排
这 80C186XL 提供 一个 碎片 select called UCS

为 这 顶 的 memory 这 顶 的 记忆 是 通常地
使用 作 这 系统 记忆 因为 之后 重置 这
80C186XL begins executing 在 记忆 location
FFFF0H
5
5

标　题:
内　容:
用户名:

手机号:	(*未登录用户需填写手机号,手机号不公开,可用于网站积分.)

本平台电子爱好着纯手工中文简译:	截至2020/5/17日,支持英文词汇500个

80C186XL80C188XL 总线接口单位这 80C186XL 提供一个 local 总线控制至发生这 local 总线控制 signals 在 addition 它雇用一个 HOLDHLDA 协议为 relinquishing 这 local 总线至其它总线 masters 它也提供输出那能是使用至使能外部缓存区和至直接这流动的数据在和止这 local bus 这总线控制是有责任为 generating 20 位的 address 读和写 strobes 总线循环状态信息和数据 (为写行动) 在- formation 它是也有责任为读数据从这 local 总线在一个读 operation synchro- nous 和异步的准备好输入管脚是 provid- ed 至扩展一个总线循环在之外这最小四 states (clocks) 这 80C186XL 总线控制也发生二控制信号 (den 和 dtr) 当接合至外部 transceiver chips 这个能力准许这增加的 transceivers 为简单的 buffering 的这多路复用 addressdata bus 在重置这 local 总线控制将执行这下列的 action  驱动 DEN RD和 WR 高为一个时钟 cy- cle 然后 float them  驱动 S0–S2 至这 inactive 状态 (所有高) 和然后 float  驱动锁高和然后 float  Float AD0–15 (ad0–8) A16–19 (a9–a19) BHE (rfsh) DTR  驱动 ALE 低  驱动 HLDA LOW RD QSMD UCS LCS MCS0PEREQ MCS1 错误和 TESTBUSY 管脚有内部的 pullup 设备这个是起作用的当 RES 是 applied ex- cessive 加载或者 grounding 确实的这些管脚导致这 80C186XL 至 enter 一个 alternative 模式的 operation  RDQSMD 低结果在 Queue 状态 Mode  UCS 和 LCS 低结果在 ONCE Mode  TESTBUSY 低 (和高后来的) 结果在 en- hanced Mode 80C186XL 附带的 ARCHITECTURE 所有这 80C186XL 整体的 peripherals 是 con- trolled 用 16-位寄存器包含在里面一个 inter- nal 256-字节控制 block 这控制块将是编排在也记忆或者 IO space 内部的逻辑将认识控制块地址和 re- spond 至总线 cycles 一个补偿编排的这 256-字节控制寄存器块是显示在图示 3 碎片-selectready 一代逻辑这 80C186XL 包含逻辑这个提供可编程序的碎片-选择一代为两个都 mem- ories 和 peripherals 在 addition 它能是编写程序至提供准备好 (或者 WAIT 状态) gen- eration 它能也提供 latched 地址位 A1 和 A2 这碎片-选择线条是起作用的为所有 mem- ory 和 IO 循环在它们的编写程序 areas whether 它们是发生用这 CPU 或者用这整体的 DMA unit 这 80C186XL 提供 6 记忆碎片选择输出- puts 为 3 地址 areas upper memory 更小的 memory 和 midrange memory 一个各自是 provid- ed 为 upper 记忆和更小的 memory 当四是提供为 midrange memory 补偿 Relocation 寄存器 FEH DMA Descriptors 频道 1 DAH D0H DMA Descriptors 频道 0 CAH C0H 碎片-选择控制寄存器 A8H A0H 时间 2 控制寄存器 66H 60H 时间 1 控制寄存器 5EH 58H 时间 0 控制寄存器 56H 50H 中断控制寄存器 3EH 20H 图示 3 内部的寄存器编排这 80C186XL 提供一个碎片 select called UCS  为这顶的 memory 这顶的记忆是通常地使用作这系统记忆因为之后重置这 80C186XL begins executing 在记忆 location FFFF0H 5 5

	电话：13410210660 QQ : 84325569
	联系方式： E-mail:CaiZH01@163.com