飞利浦 半导体 产品 规格
SC26C94Quad普遍的 异步的 接受者/传输者 (quart)
1995 将 1
6
注释:
1. 寄存器 不 explicitly 重置 用 硬件 重置 电源 向上
randomly.
2. 在 x1/clk 分隔 用 2 所有 电路 receive 这 分隔 时钟 除了
这 brg 和 改变-的-状态 detectors.
函数的BLOCKS
这 quart 是 composed 的 四 飞利浦 半导体
industry–standard uarTs, 各自 having 一个 独立的 transmit 和
receive 频道.
这 基本 uart cells 在 这 quart 是 配置 和 8-字节
receive fifos 和 8-字节 transmit fifos. 硬件 支持
中断 priority arbitration 为基础 在 这 号码 的 字节 有
在 这 transmit 和 receive fifos, 计数器/计时器, 改变 的 状态
detectors, 破裂 发现 或者 接受者 错误. attempts 至 推 一个 全部
先进先出 或者 流行音乐 一个 empty 先进先出 做 不 affect 这 计数.
波特比率 发生器
这波特 比率 发生器 使用 在 这 quart 是 这 一样 作 那
使用 在 其它 飞利浦 半导体 工业 标准 uarts. 它
提供 18 基本 波特 比率 从 50 波特 至 38,400 波特. 它 有
被 增强 至 提供 至 提供 其它 波特 比率 向上 至 230,400
波特 为基础 在 一个 3.6364mhz 时钟; 和 一个 8.0mhz 时钟 比率 至
500k 波特. 其它 比率 是 有 用 设置 这 brg 比率 至 高
在 地址 2d 十六进制 或者 设置 test 1 在 在 地址 39 十六进制. 看 t能
3. 这些 二 模式 是 控制 用 writing 00 或者 01 至 这
地址 在之上. 它们 是 两个都 设置 至 00 在 重置. 外部 rx 和
tx clocks yield 比率 至 1mhz 在 这 16x 模式.
块图解
作显示 在 这 块 图解, 这 quart 组成 的: 数据 总线
缓存区, 中断 控制, 运作 控制, 定时, 和 四 接受者
和 传输者 途径. 这 四 途径 是 分隔 在 二
different blocks, 各自 块 独立 的 这 其它.
频道 blocks
那里是 二 blocks (块 图解), 各自 containing 二 sets 的
接受者/传输者. 在 这 下列的 discussion, 这 描述
应用 至 块 一个 这个 包含 途径 一个 和 b. 不管怎样, 这
一样 信息 应用 至 所有 频道 blocks.
数据 总线 缓存区
这数据 总线 buffer 提供 这 接口 在 这 外部 和
内部的 数据 buses. 它 是 控制 用 这 运作 控制 块 至
准许 读 和 写 行动 至 引领 放置 在 这 controlling
cpu 和 这 quart.
运作 控制
这运作 控制 逻辑 receives 运作 commands 从 这
cpu 和 发生 适合的 信号 至 内部的 sections 至
控制 设备 运作. 它 包含 地址 解码 和 读 和
写 电路 至 准许 communications 和 这 微处理器 通过
这 数据 总线 buffer. 这 功能 执行 用 这 cpu 读 和
写 行动 是 显示 在 t能 1.
模式 寄存器 (mr) 0, 1 和 2 是 accessed 通过 一个 地址
计数器. 这个 计数器 是 设置 至 一个 (1) 用 重置 或者 一个 command 1x 至
这 command 寄存器 为 兼容性 和 其它 飞利浦
半导体 软件. 它 是 设置 至 0 通过 一个 command bx 至 这
command 寄存器 (cr). 这 地址 计数器 是 incremented 和
各自 进入 至 这 mr 直到 它 reaches 2 在 这个 时间 它 仍然是 在
2. 所有 subsequent accesses 至 这 mr 将 是 至 mr2 直到 这 mr
计数器 是 changed 用 一个 重置 或者 一个 mr 计数器 command.
这 模式 寄存器 控制 这 基本 配置 的 这 uarT
途径. 那里 是 一个 为 各自 uart. (transmitter/接受者 一双)
定时 电路
这定时 块 组成 的 一个 结晶 振荡器, 一个 波特 比率
发生器, 电源 向上/向下 逻辑 和 一个 分隔 用 2 选择. closely
有关联的 和 这 定时 块 是 二 16-位 计数器/计时器; 一个
为 各自 duart.
振荡器
这 结晶 振荡器 运作 直接地 从 一个 3.6864mhz 结晶
连接 横过 这 x1/clk 和 x2 输入 和 一个 最小 的
外部 组件. 如果 一个 外部 时钟 的 这 适合的
频率 是 有, 它 将 是 连接 至 x1/clk. 如果 一个 外部
时钟 是 使用 instead 的 一个 结晶, x1 必须 是 驱动 和 x2 left
floating 作 显示 在 图示 11. 这 时钟 serves 作 这 基本 定时
涉及 为 这 波特 比率 发生器 (brg), 这 计数器/计时器, 和
其它 内部的 电路. 一个 时钟 频率, 在里面 这 限制 指定 在
这 电的 规格, 必须 是 有提供的 甚至 如果 这 内部的
brg 是 不 使用.
这 x1 管脚 总是 供应 这 时钟 为 这 波特 比率 发生器.
这 x1 管脚 也 有 一个 特性 此类 那 它 将 是 分隔 用 2. 这
分隔 用 二 模式 必须 总是 是 使用 whenever 这 x1 管脚 是
在之上 4mhz. 这 波特 比率 发生器 供应 这 标准 比率
当 x1 是 在 3.6864mhz. 在 这 分隔 用 2 模式, 所有 电路
receive 这 分隔 用 二 时钟 除了 波特 比率 发生器 和 i/o
管脚 改变-的-状态 detectors. 7.3738mhz 时钟 doubles 标准
波特 比率.
波特 比率 发生器
这 波特 比率 发生器 运作 从 这 振荡器 或者 外部
时钟 输入 和 是 有能力 的 generating 18 commonly 使用 数据
communications 波特 比率 ranging 从 50 至 38.4k 波特. 这
eighteen brg 比率 是 grouped 在 二 groups. 第八 的 这 18 是
一般 至 各自 组. 这 组 选择 是 控制 用 acr[7].
看 这 波特 比率 t能 3. 这 时钟 输出 从 这 brg 是 在
16x 这 真实的 波特 比率. 这 计数器/计时器 能 是 使用 作 一个 计时器
至 生产 一个 16x 时钟 为 任何 其它 波特 比率 用 counting 向下 这
结晶 时钟 或者 一个 外部 时钟. 这 时钟 selectors 准许 这
独立 选择, 用 这 接受者 和 传输者, 的 任何 的
这些 波特 比率 或者 一个 外部 定时 信号.
计数器/计时器
这 计数器 计时器 是 一个 16-位 可编程序的 分隔物 那 运作 在
一个 的 三 模式: 计数器, 计时器, 时间 输出. 在 这 计时器 模式 它
发生 一个 正方形的 波. 在 这 计数器 模式 它 发生 一个 时间
延迟. 在 这 时间 输出 模式 它 monitors 这 时间 在 received
characters. 这 c/t 使用 这 号码 承载 在 这
计数器/timer 更小的 寄存器 (ctlr) 和 这 计数器/timer upper
寄存器 (ctur) 作 它的 divisor.
那里 是 二 计数器/计时器 在 这 quarT; 一个 为 各自 块.
这 计数器/计时器 时钟 源 和 模式 的 运作 (计数器 或者
计时器) 是 选择 用 这 auxiliary 控制 寄存器 位 6 至 4
(acr[6:4]). 这 输出 的 这 计数器/计时器 将 是 使用 为 一个 波特
比率 和/或者 将 是 输出 至 这 i/o 管脚 为 一些 外部 函数
那 将 是 totally unrelated 至 数据 传递. 这
计数器/计时器 也 sets 这 计数器/计时器 准备好 位 在 这 中断
状态 寄存器 (isr) 当 它的 输出 transitions 从 1 至 0.
一个 寄存器 读 地址 (看 t能 1) 是 保留 至 公布 一个 开始
计数器/计时器 command 和 一个 第二 寄存器 读 地址 是
保留 至 公布 一个 停止 command. 这 值 的 d(7:0) 是 ignored.
这 stARt command 总是 负载 这 内容 的 ctur, ctlr 至
这 counting 寄存器. 这 st运算 command 总是 resets 这
isr(3) 位 在 这 中断 状态 寄存器.
: 点此下载
