6
64mb: x32 sdram micron 技术, inc., reserves 这 正确的 至 改变 产品 或者 规格 没有 注意.
64msdramx32_5.p65 – rev. b; pub. 6/02 ©2002, micron 技术, 公司
64mb: x32
SDRAM
函数的 描述
在 一般, 这个 64mb sdram (512k x 32 x 4 banks) 是
一个 四方形-bank dram 那 运作 在 3.3v 和 包含
一个 同步的 接口 (所有 信号 是 注册 在
这 积极的 边缘 的 这 时钟 信号, clk). 各自 的 这
16,777,216-位 banks 是 有组织的 作 2,048 rows 用 256
columns 用 32-位.
读 和 写 accesses 至 这 sdram 是 burst
朝向; accesses 开始 在 一个 选择 location 和 con-
tinue 为 一个 编写程序 号码 的 locations 在 一个 pro-
grammed sequence. accesses begin 和 这 registra-
tion 的 一个 起作用的 command, 这个 是 然后 followed 用
一个 读 或者 写 command. 这 地址 位 regis-
tered coincident 和 这 起作用的 command 是 使用
至 选择 这 bank 和 行 至 是 accessed (ba0 和 ba1
选择 这 bank, a0-a10 选择 这 行). 这 地址
位 (a0-a7) 注册 coincident 和 这 读 或者
写 command 是 使用 至 选择 这 开始 col-
umn location 为 这 burst 进入.
较早的 至 正常的 运作, 这 sdram 必须 是 ini-
tialized. 这 下列的 sections 提供 详细地 infor-
mation covering 设备 initialization, 寄存器 defini-
tion, command 描述 和 设备 运作.
Initialization
sdrams 必须 是 powered 向上 和 initialized 在 一个
predefined manner. 运算的 程序 其它
比 那些 指定 将 结果 在 未阐明的 opera-
tion. once 电源 是 应用 至 v
DD
和 v
DD
q (simulta-
neously) 和 这 时钟 是 稳固的 (稳固的 时钟 是 定义
作 一个 信号 cycling 在里面 定时 constraints 指定
为 这 时钟 管脚), 这 sdram 需要 一个 100µs 延迟
较早的 至 issuing 任何 command 其它 比 一个 command
inhibit 或者 一个 nop. 开始 在 一些 要点 在 这个
100µs 时期 和 continuing 在 least 通过 这 终止
的 这个 时期, command inhibit 或者 nop commands
应当 是 应用.
once 这 100µs 延迟 有 被 satisfied 和 在
least 一个 command inhibit 或者 nop command hav-
ing 被 应用, 一个 precharge command 应当 是
应用. 所有 banks 必须 然后 是 precharged, 因此
放置 这 设备 在 这 所有 banks 空闲 状态.
once 在 这 空闲 状态, 二 自动 refresh 循环
必须 是 执行. 之后 这 自动 refresh 循环
是 完全, 这 sdram 是 准备好 为 模式 寄存器
程序编制. 因为 这 模式 寄存器 将 电源
向上 在 一个 unknown 状态, 它 应当 是 承载 较早的 至
应用 任何 运算的 command.
寄存器 定义
模式 寄存器
这 模式 寄存器 是 使用 至 定义 这 明确的
模式 的 运作 的 这 sdram. 这个 定义 在-
cludes 这 选择 的 一个 burst 长度, 一个 burst 类型, 一个
cas latency, 一个 运行 模式 和 一个 写 burst 模式,
作 显示 在 图示 1. 这 模式 寄存器 是 编写程序
通过 这 加载 模式 寄存器 command 和 将 re-
tain 这 贮存 信息 直到 它 是 编写程序 又一次
或者 这 设备 loses 电源.
模式 寄存器 位 m0-m2 具体说明 这 burst 长度,
m3 specifies 这 类型 的 burst (sequential 或者 inter-
leaved), m4-m6 具体说明 这 cas latency, m7 和 m8
具体说明 这 运行 模式, m9 specifies 这 写 burst
模式, 和 m10 是 保留 为 future 使用.
这 模式 寄存器 必须 是 承载 当 所有 banks
是 空闲, 和 这 控制 必须 wait 这 指定 时间
在之前 初始的 这 subsequent 运作. violating
也 的 这些 (所需的)东西 将 结果 在 未说明的
运作.
burst 长度
读 和 写 accesses 至 这 sdram 是 burst
朝向, 和 这 burst 长度 正在 可编程序的,
作 显示 在 图示 1. 这 burst 长度 确定 这
最大 号码 的 column locations 那 能 是 交流-
cessed 为 一个 给 读 或者 写 command. burst
长度 的 1, 2, 4, 或者 8 locations 是 有 为 两个都 这
sequential 和 这 interleaved burst 类型, 和 一个 全部-
页 burst 是 有 为 这 sequential 类型. 这
全部-页 burst 是 使用 在 conjunction 和 这 burst
terminate command 至 发生 arbitrary burst
长度.
保留 states 应当 不 是 使用, 作 unknown
运作 或者 incompatibility 和 future 版本 将
结果.
当 一个 读 或者 写 command 是 issued, 一个 块
的 columns equal 至 这 burst 长度 是 effectively se-
lected. 所有 accesses 为 那 burst 引领 放置 在里面 这个
块, meaning 那 这 burst 将 wrap 在里面 这 块
如果 一个 boundary 是 reached. 这 块 是 uniquely se-
lected 用 a1-a7 当 这 burst 长度 是 设置 至 二; 用
a2-a7 当 这 burst 长度 是 设置 至 四; 和 用 a3-a7
当 这 burst 长度 是 设置 至 第八. 这 remaining
(least 重大的) 地址 位(s) 是 (是) 使用 至 选择
这 开始 location 在里面 这 块. 全部-页 bursts
wrap 在里面 这 页 如果 这 boundary 是 reached.
: 点此下载
