5
pm25lv512/010 能 是 驱动 用 一个 微控制器 在 这 spi 总线 作 显示 在 图示 1. 这 串行 交流
期 定义 是 在 这 下列的 部分.
主控:
这 设备 那 发生 这 串行 时钟.
从动装置:
因为 这 串行 时钟 管脚 (sck) 是 总是 一个 输入, 这 pm25lv512/010 总是 运作 作 一个 从动装置.
传输者/接受者:
这 pm25lv512/010 有 独立的 管脚 designated 为 数据 传递 (所以) 和
reception (sl).
msb:
这 大多数 重大的 位 (msb) 是 这 第一 位 transmitted 和 received.
串行 运算-代号:
之后 这 设备 是 选择 和 ce# going 低, 这 第一 字节 将 是 received. 这个 字节
包含 这 运算-代号 那 定义 这 行动 至 是 执行.
invalid 运算-代号:
如果 一个 invalid 运算-代号 是 received, 非 数据 将 是 shifted 在 这 pm25lv512/010, 和 这 串行
输出 管脚 (所以) 将 仍然是 在 一个 高 阻抗 状态 直到 这 下落 边缘 的 ce# 是 发现 又一次. 这个 将
reinitialize 这 串行 交流.
串行 接口 描述
spi 接口 和
(0, 0) 或者 (1, 1)
SDO
SDI
SCK
SCK 所以 SI
总线 主控
CS3 CS2 CS1
CE# WP# HOLD# HOLD# HOLD#
spi 记忆
设备
spi 记忆
设备
spi 记忆
设备
便条: 1. 这 写 保护 (wp#) 和 支撑 (hold#) signals 应当 是 驱动, hi gh 或者 低 作 适合的.
SCK 所以 SI SCK 所以 SI
CE# WP# CE# WP#
图示 1. 总线 主控 和 spi 记忆 设备
: 点此下载
