6290 sequence 驱动, san diego, 加利福尼亚 92121-4358 800-755-2622
8
S5933
32-位 pci “matchmaker”
TRDY#
s/t/s
Target 读y
. 这个 信号 是 sourced 用 这 选择 目标 和 indicates 这 目标 是 能
至 完全 这 电流 数据 阶段 的 一个 总线 transaction. 为 读 运作, 它 indicates 那
这 目标 是 供应 有效的 数据 在 这 ad[31:0] 管脚.wait states 出现 直到 两个都
trdy# 和 irdy# 是 asserted together.
STOP#
s/t/s
停止
. 这 停止 信号 是 驱动 用 一个 选择 目标 和 conveys 一个 要求 至 这 总线 主控
至 停止 这 电流 transaction.
LOCK#
在
锁
. 这 锁 信号 提供 为 这 独有的 使用 的 一个 resource. 这 s5933 将 是
锁 用 一个 主控 在 一个 时间. 这 s5933 不能 锁 一个 目标 当 它 是 一个 master.
IDSEL
在
initialization 设备 选择
. 这个 管脚 是 使用 作 一个 碎片 选择 在 配置 读 或者
写 transactions.
DEVSEL#
s/t/s
设备 选择
. 这个 信号 是 驱动 用 一个 目标 解码 和 recognizing 它的 总线 地址.
这个 信号 informs 一个 总线 主控 whether 一个 代理 有 解码 一个 电流 总线 循环.
在TA#
o/d
中断 一个
. 这个 信号 是 定义 作 optional 和 一个 水平的 敏感的 host 中断. 这
在ta# 是 使用 为 任何 单独的 函数 设备 需要 一个 中断 capability.
REQ#
输出
要求.
这个 信号 是 sourced 用 一个 代理 wishing 至 变为 这 总线 master. 它 是 一个 要点-
至-要点 信号 和 各自 主控 有 它的 自己的 req#.
GNT#
在
grant.
这 gnt# 信号 是 一个 专心致志的, 要点-至-要点 信号 提供 至 各自 潜在的
总线 主控 和 signifies 那 进入 至 这 总线 有 被 准予.
PERR#
s/t/s
parity 错误
. 是 使用 为 reporting 数据 parity errors 为 所有 总线 transactions 除了 为 spe-
cial 循环. 它 是 驱动 用 这 代理 接到 数据 二 时钟 循环 之后 这 parity 是
发现 作 一个 error. 这个 信号 是 驱动 inactive (高) 为 一个 时钟 循环 较早的 至
returning 至 这 触发-状态 情况.
SERR#
o/d
系统 error
. 使用 至 report 地址 和 数据 parity errors 在 特定的 循环 commands
和 任何 其它 错误 情况 having 一个 catastrophic 系统 impact.
SCL
t/s
串行 时钟
. 这个 时钟 提供 定时 为 transactions 在 这 二-线 串行 总线. 这个
信号 是 将 至 是 直接地 连接 至 一个 串行 非-易变的 内存. 这个 管脚 是
shared 和 这 字节-宽 接口 信号, erd#.
SDA
t/s
串行 数据/地址
. 这个 双向的 管脚 是 使用 至 转移 地址 和 数据 至 或者
从 一个 串行 nvram. 它 是 一个 打开 流 输出 需要 一个 10k 外部 拉-向上 resistor.
这个 管脚 是 shared 和 这 字节-宽 接口 信号, ewr#.
ea[15:0]
t/s
外部 nv 记忆 地址.
这些 信号 连接 直接地 至 这 外部 字节 宽 或者
非易失存储器 地址 管脚 ea0 通过 ea15. 这 pci 接口 控制 assembles 32-位
宽 accesses 通过 多样的 读 循环 的 这 8-位 设备. 这 地址 空间 从
0040h 通过 007fh 是 使用 至 preload 和 initialize 这 pci 配置 寄存器.
应当 一个 外部 nv 记忆 是 使用, 这 最小 大小 必需的 是 128 字节 和 这
最大 是 64k 字节. 当 一个 串行 记忆 是 连接 至 这 s5933, 这 管脚
ea[7:0] 是 reconfigured 至 变为 硬件 增加-在 至 pci mailbox 寄存器 控制
和 这 ea8 管脚 作 这 mailbox 加载 时钟. 也, 这 ea15 信号 管脚 将 提供 一个
indication 那 这 pci 至 增加-在 先进先出 是 全部 (frf), 和 这 ea14 信号 管脚 将 indi-
cate whether 这 增加-在 至 pci 先进先出 是 empty (fwe).
ERD#
输出
外部 nv 记忆 读 内容rol.
这个 管脚 是 asserted 在 读 行动 involving
这 外部 非-易变的 memory. 数据 是 transferred 在 这 s5933 在 这 低 至 高
转变 的 erd#. 这个 管脚 是 shared 和 这 串行 外部 记忆 接口 信号,
scl.
: 点此下载
