首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:1055227
 
资料名称:S5933
 
文件大小: 164.62K
   
说明
 
介绍:
AMCC
 
 


: 点此下载
  浏览型号S5933的Datasheet PDF文件第5页
5
浏览型号S5933的Datasheet PDF文件第6页
6
浏览型号S5933的Datasheet PDF文件第7页
7
浏览型号S5933的Datasheet PDF文件第8页
8

9
浏览型号S5933的Datasheet PDF文件第10页
10
浏览型号S5933的Datasheet PDF文件第11页
11
浏览型号S5933的Datasheet PDF文件第12页
12
浏览型号S5933的Datasheet PDF文件第13页
13
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
6290 sequence 驱动, san diego, 加利福尼亚 92121-4358 800-755-2622
9
S5933
32-位 pci “matchmaker”
EWR#
t/s
外部 nv 记忆 写 内容rol.
这个 管脚 是 asserted 在 写 行动 involving
这 外部 非-易变的 memory. 数据 是 提交 在 管脚 eq[7:0] along 和 它的 地址
在 管脚 ea[15:0] 全部地 这 全部 assertion 的 ewr#. 这个 管脚 是 shared 和 这
串行 外部 记忆 接口 信号, sda.
eq[7:0]
t/s
外部 记忆 数据 总线.
这些 管脚 是 使用 至 直接地 连接 和 这 数据 管脚 的
一个 外部 非-易变的 memory. 当 一个 串行 记忆 是 连接 至 这 s5933, 这
管脚 eq4, eq5, eq6, 和 eq7 变为 reconfigured 至 提供 信号 管脚 为 总线 主控-
ing 控制 从 这 增加-在 接口.
dq[31:0]
t/s
地址/数据 总线
. 这 32 位 增加-在 数据 总线. 这 dqmode 信号 configures 这 总线
宽度 为 也 32 或者 16 位. 所有 dq[31:0] 信号 有 一个 内部的 拉-向上.
adr[6:2}
地址 [6:2]. 这些 输入 选择 这个 s5933 寄存器 是 至 是 读 从 或者 写 至.
是 使用 在 conjunction 和 select#, be[3:0]# 和 wr# 或者 rd#. 这 下列的 表格
显示 这 寄存器 地址.
adr [6 5 4 3 2] 描述
0 0 0 1 1 增加-在 新当选的 mailbox 寄存器
0 0 1 1 1 增加-在 优于 mailbox 寄存器
0 1 0 1 0 增加-在 通过-thru 地址 寄存器
0 1 0 1 1 增加-在 通过-thru 数据 寄存器
0 1 1 0 1 增加-在 mailbox 状态 寄存器
0 1 1 1 0 增加-在 中断 控制 寄存器
0 1 1 1 1 增加-在 重置 控制 寄存器
1 0 0 0 0 通过-thru/先进先出 配置 寄存器
be[2:0]#
字节 使能 [2:0]
. 提供 单独的 读/写 字节 enabling 在 寄存器 读 或者
写 transactions. be2# 使能 activity 在 dq[23:16], be1# 使能 dq[15:8], 和
be0# 使能 dq[7:0]. 在 读 transactions, 使能 这 输出 驱动器 为 各自 字节
lane; 为 写 transactions, serves 作 一个 输入 使能 至 执行 这 写 至 各自 字节
lane.
be3#/adr1
字节 使能 3/地址 1
. be3#, 使能 dq[31:24] 输入 驱动器 为 writing 数据 至 regis-
ters identified 用 adr[6:2] 和 使能 dq[31:24] 输出 驱动器 至 读 寄存器 identi-
fied 用 adr[6:2].至 是 使用 在 conjunction 和 select# 和 rd# 或者 wr#. adr1,
选择 这 upper 或者 更小的 文字 的 一个 dword 当 一个 16 位 宽 总线 是 选择. 1 =
更小的, 0 = upper.
SELECT#
选择
. 使能 内部的 s5933 逻辑 至 decode wr#, rd# 和 adr[6:2] 当 读 或者
writing 至 任何 增加-在 register.
WR#
写 使能
. asserting 这个 信号 写 dq 总线 数据 字节(s) 选择 用 be[3:0]# 在
这 s5933 寄存器 定义 用 select# 和 adr[6:2].
RD#
读 使能
. asserting 这个 信号 驱动 数据 字节(s) 选择 用 be[3:0]# 从 这
s5933 寄存器 定义 用 select# 和 adr[6:2] 面向 这 dq 总线.
模式
dq 模式
. 定义 这 dq 总线 宽度 当 accessing 数据 使用 wr#, rd#, select#
和 adr[6:2]#. 低 = 32-位 宽 dq 总线. 高 = 16-位 宽 dq bus. 当 high, 这
信号 be3# 是 re-assigned 至 这 adr1 信号 和 仅有的 dq[15:0] 是 起作用的.
PTATN#
输出
通过-thru 注意
. 信号 一个 解码 pci 至 通过-thru 区域 总线 循环. pTAtn# 是
发生 至 信号 增加-在 逻辑 通过-thru 数据 必须 是 读 从 或者 写 至 这
s5933.
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com