CY7C4255
CY7C4265
3
管脚 定义
信号 名字 描述 i/o 函数
D
0 –17
数据 输入 I 数据 输入 为 一个 18-位 总线
Q
0–17
数据 输出 O 数据 输出 为 一个 18-位 总线
WEN 写 使能 I 使能 这 wclk 输入
REN 读 使能 I 使能 这 rclk 输入
WCLK 写 时钟 I 这 rising 边缘 clocks 数据 在 这 先进先出 当 wen是 低 和 这 先进先出 是 不
全部. 当 ld
是 asserted, wclk 写 数据 在 这 可编程序的 标记-补偿
寄存器.
RCLK 读 时钟 I 这 rising 边缘 clocks 数据 输出 的 这 先进先出 当 ren是 低 和 这 先进先出 是 不
empty. 当 ld
是 asserted, rclk 读 数据 输出 的 这 可编程序的 标记-止-
设置 寄存器.
WXO/hf 写 expansion
输出/half 全部 标记
O 双-模式管脚:
单独的 设备 或者 宽度 expansion – half 全部 状态 标记.
Cascaded – 写 expansion 输出 信号, 连接 至 wxi
的 next 设备.
EF empty 标记 O 当 ef是 低, 这 先进先出 是 empty. ef是 同步 至 rclk.
FF 全部 标记 O 当 ff是 低, 这 先进先出 是 全部. ff是 同步 至 wclk.
PAE 可编程序的
almost empty
O 当 pae是 低, 这 先进先出 是 almost empty 为基础 在 这 almost-empty 补偿
值 编写程序 在 这 先进先出. pae
是 异步的 当 v
CC
/smode是 系
至 v
CC
; 它 是 同步 至 rclk 当 v
CC
/smode是 系 至 v
SS
.
PAF 可编程序的
almost 全部
O 当 paf是 低, 这 先进先出 是 almost 全部 为基础 在 这 almost 全部 补偿 值
编写程序 在 这 先进先出. paf
是 异步的 当 v
CC
/smode是 系 至
V
CC
; 它 是 同步 至 wclk 当 v
CC
/smode是 系 至 v
SS
.
LD 加载 I 当 ld是 低, d
0–17
(q
0–17
) 是 写 (读) 在 (从) 这 programma-
ble-标记-补偿 寄存器.
FL/rt 第一 加载/
Retransmit
I 双-模式管脚:
倾泻 – 这 第一 设备 在 这 daisy chain将 有 fl
系 至 v
SS
; 所有 其它
设备 将 有 fl
系 至 v
CC
. 在 标准 模式 或者 宽度 expansion, fl 是 系
至 v
SS
在 所有 设备.
不 倾泻 – 系 至 v
SS
. retransmit 函数 是 也 有 在 保卫-alone
模式 用 strobing rt.
WXI 写 expansion
输入
I 倾泻 – 连接 至 wxo的 previous 设备.
不 cascaded – 系 至 v
SS
.
RXI 读 expansion
输入
I 倾泻 – 连接 至 rxo的 previous 设备.
不 cascaded – 系 至 v
SS
.
RXO 读 expansion
输出
O 倾泻 – 连接 至 rxi的 next 设备.
RS 重置 I resets 设备 至 empty 情况. 一个 重置 是 必需的 在之前 一个 initial 读 或者 写
运作 之后 电源-向上.
OE 输出 使能 I 当 oe是 低, 这 先进先出’s 数据 输出 驱动 这 总线 至 这个 它们 是 con-
nected. 如果 oe
是 高, 这 先进先出’s 输出 是 在 高 z (高-阻抗) 状态.
V
CC
/smode 同步的
almost empty/
almost 全部Flags
I 双-模式 管脚
异步的almost empty/almost 全部 flags – 系 至 v
CC
.
同步的 almost empty/almost 全部 flags – 系 至 v
SS
.
(almost empty 同步 至 rclk, almost 全部 同步 至 wclk.)
: 点此下载
