CY7C4255_集成电路资料查询网

8k/16kx18 深的 同步 fifos
传真 id: 5413
CY7C4255
CY7C4265
Cypress 半导体 公司
• 3901 北 第一 街道 • San Jose • CA 95134 • 408-943-2600
july 1995 – 修订 march 26, 1997
1cy 7 c42 65   
特性
• 高-速, 低-电源, 第一-在 第一-输出 (fifo)
memories
• 8k x 18 (cy7c4255)
• 16k x 18 (cy7c4265)
• 0.5 micron cmos 为 最佳的 速/电源
• 高-速 100-mhz 运作 (10 ns 读/写 循环
时间)
• 低 电源 — i
CC
=45 毫安
• 全部地 异步的 和 同时发生的 读 和 写
运作
• empty, 全部, half 全部, 和 可编程序的 almost empty
和 almost 全部 状态 flags
• ttl compatible
• retransmit 函数
• 输出使能 (oe
)
管脚
• 独立 读 和 写 使能 管脚
• 中心 电源 和 ground管脚 为 减少 噪音
• 支持 自由-运动 50% 职责 循环 时钟 输入
• 宽度 expansion 能力
• depth expansion 能力
• 64-管脚 plcc 和 64-管脚 tqfp
• 管脚-兼容 密度 upgrade 至 cy7c42x5 家族
• 管脚-兼容 密度 upgrade 至
idt72205/15/25/35/45
函数的 描述
这 cy7c4255/65 是 高-速, 低-电源, first-在 第一-输出
(先进先出) memories 和 clocked读 和 写 接口. 所有
是 18 位 宽 和 是 管脚/functionally 兼容 至 这
cy7c42x5 同步的 先进先出 家族. 这 cy7c4255/65 能
是 倾泻 至 增加 先进先出 depth. 可编程序的 特性
包含 almost 全部/almost empty flags. 这些 fifos 提供
解决方案 为 一个 宽 多样性 的 数据 buffering needs, 包含
高-速 数据 acquisition, multiprocessor 接口, 和 commu-
nications buffering.
这些 fifos 有18-位 输入 和 输出 端口 那 是 con-
trolled 用 独立的 时钟和 使能 信号. 这 输入 端口 是
控制 用 一个 自由-运动时钟 (wclk) 和 一个 写 使能
管脚 (wen
).
当 wen
是 asserted, 数据 是 写 在 这 先进先出 在 这 rising
边缘 的 这 wclk 信号. 当 wen
是 使保持 起作用的, 数据 是 continu-
ally 写 在 这 先进先出 在 各自 循环. 这 输出 端口 是 控制
在 一个 类似的 manner 用 一个 自由-运动 读 时钟 (rclk) 和 一个 读
使能 管脚 (ren
). 在 增加, 这 cY7c4255/65 有 一个 输出
使能 管脚 (oe
). 这 读 和 写 clocks 将 是 系 一起 为
单独的-时钟 运作 或者 这 二 clocks 将 是 run independently 为
异步的 读/写 产品. 时钟 发生率 向上 至 100
mhz 是 achievable.
retransmit 和 同步的 almost 全部/almost empty 标记
特性 是 有 在 这些 设备.
Depth expansion 是 可能 使用这 cascade 输入 (wxi
,
RXI
), cascade 输出 (wxo, rxo), 和 第一 加载 (fl) 管脚. 这
WXO
和 rxo管脚 是 连接 至 这 wxi和 rxi管脚 的 这
next 设备, 和 这 wxo
和 rxo 管脚 的 这 last 设备 应当 是
连接 至 这 wxi
和 rxi管脚 的 这 第一 设备. 这 fl管脚 的
这 第一 设备 是 系 至 v
SS
和 这 fl管脚 的 所有 这 remaining devic-
es 应当 是 系 至 v
CC
.
Q
0– 17
4255–1
THREE–STATE
输出 寄存器
读
控制
标记
逻辑
写
控制
写
POINTER
读
POINTER
重置
逻辑
EXPANSION
逻辑
输入
寄存器
标记
程序
寄存器
D
0– 17
REN
RCLK
FF
EF
PAE
WENWCLK
RS
FL/rt
WXI
OE
内存
排列
8K x 18
16K x 18
PAF
WXO/hf
RXI
RXO
SMODE
逻辑 块 图解

标　题:
内　容:
用户名:

手机号:	(*未登录用户需填写手机号,手机号不公开,可用于网站积分.)

本平台电子爱好着纯手工中文简译:	截至2020/5/17日,支持英文词汇500个

8k/16kx18 深的同步 fifos 传真 id: 5413 CY7C4255 CY7C4265 Cypress 半导体公司 • 3901 北第一街道 • San Jose • CA 95134 • 408-943-2600 july 1995 – 修订 march 26, 1997 1cy 7 c42 65 特性 • 高-速, 低-电源, 第一-在第一-输出 (fifo) memories • 8k x 18 (cy7c4255) • 16k x 18 (cy7c4265) • 0.5 micron cmos 为最佳的速/电源 • 高-速 100-mhz 运作 (10 ns 读/写循环时间) • 低电源 — i CC =45 毫安 • 全部地异步的和同时发生的读和写运作 • empty, 全部, half 全部, 和可编程序的 almost empty 和 almost 全部状态 flags • ttl compatible • retransmit 函数 • 输出使能 (oe ) 管脚 • 独立读和写使能管脚 • 中心电源和 ground管脚为减少噪音 • 支持自由-运动 50% 职责循环时钟输入 • 宽度 expansion 能力 • depth expansion 能力 • 64-管脚 plcc 和 64-管脚 tqfp • 管脚-兼容密度 upgrade 至 cy7c42x5 家族 • 管脚-兼容密度 upgrade 至 idt72205/15/25/35/45 函数的描述这 cy7c4255/65 是高-速, 低-电源, first-在第一-输出 (先进先出) memories 和 clocked读和写接口. 所有是 18 位宽和是管脚/functionally 兼容至这 cy7c42x5 同步的先进先出家族. 这 cy7c4255/65 能是倾泻至增加先进先出 depth. 可编程序的特性包含 almost 全部/almost empty flags. 这些 fifos 提供解决方案为一个宽多样性的数据 buffering needs, 包含高-速数据 acquisition, multiprocessor 接口, 和 commu- nications buffering. 这些 fifos 有18-位输入和输出端口那是 con- trolled 用独立的时钟和使能信号. 这输入端口是控制用一个自由-运动时钟 (wclk) 和一个写使能管脚 (wen ). 当 wen 是 asserted, 数据是写在这先进先出在这 rising 边缘的这 wclk 信号. 当 wen 是使保持起作用的, 数据是 continu- ally 写在这先进先出在各自循环. 这输出端口是控制在一个类似的 manner 用一个自由-运动读时钟 (rclk) 和一个读使能管脚 (ren ). 在增加, 这 cY7c4255/65 有一个输出使能管脚 (oe ). 这读和写 clocks 将是系一起为单独的-时钟运作或者这二 clocks 将是 run independently 为异步的读/写产品. 时钟发生率向上至 100 mhz 是 achievable. retransmit 和同步的 almost 全部/almost empty 标记特性是有在这些设备. Depth expansion 是可能使用这 cascade 输入 (wxi , RXI ), cascade 输出 (wxo, rxo), 和第一加载 (fl) 管脚. 这 WXO 和 rxo管脚是连接至这 wxi和 rxi管脚的这 next 设备, 和这 wxo 和 rxo 管脚的这 last 设备应当是连接至这 wxi 和 rxi管脚的这第一设备. 这 fl管脚的这第一设备是系至 v SS 和这 fl管脚的所有这 remaining devic- es 应当是系至 v CC . Q 0– 17 4255–1 THREE–STATE 输出寄存器读控制标记逻辑写控制写 POINTER 读 POINTER 重置逻辑 EXPANSION 逻辑输入寄存器标记程序寄存器 D 0– 17 REN RCLK FF EF PAE WENWCLK RS FL/rt WXI OE 内存排列 8K x 18 16K x 18 PAF WXO/hf RXI RXO SMODE 逻辑块图解

	电话：13410210660 QQ : 84325569
	联系方式： E-mail:CaiZH01@163.com