W207B
初步的
4
cpu/pci 频率 选择
cpu 频率 是 选择 和 i/o 管脚 26, 7, 8, 和 2
(48mhz_2x/fso, pci0/fs1, pci1/fs2, 和 ref_2x/fs3,
各自). 谈及 至
表格 1
为 cpu/pci 频率 pro-
gramming 信息. alternatively, 频率 selections 是
有 通过 这 串行 数据 接口. 谈及 至
Table 5
在
页 8.
输出 缓存区 配置
时钟 输出
所有 时钟 输出 是 设计 至 驱动 串行 terminated 时钟
线条. 这 设备 输出 是 cmos-类型 这个 提供 栏杆-
至-栏杆 输出 摆动. 至 accommodate 这 限制 电压 摆动
必需的 用 一些 processors, 这 输出 缓存区 的 cpu0:2
使用 一个 特定的 v
DDQ2
电源 供应 管脚 那 能 是 系 至 2.5v
名义上的.
结晶 振荡器
这 设备 需要 一个 输入 涉及 时钟 至 synthesize 所有
输出 发生率. 这 涉及 时钟 能 是 也 一个 ex-
ternally 发生 时钟 信号 或者 这 时钟 发生 用 这
内部的 结晶 振荡器. 当 使用 一个 外部 时钟 信号,
管脚 x1 是 使用 作 这 时钟 输入 和 管脚 x2 是 left 打开. 这
输入 门槛 电压 的 管脚 x1 是 (v
DDQ3
)/2.
这 内部的 结晶 振荡器 是 使用 在 conjunction 和 一个
quartz 结晶 连接 至 设备 管脚 x1 和 x2. 这个 形式
一个 并行的 resonant 结晶 振荡器 电路. 这 设备 incor-
porates 这 需要 反馈 电阻 和 结晶 加载 ca-
pacitors. 包含 典型 偏离 电路 电容, 这 总的
加载 提交 至 这 结晶 是 大概 18 pf. 为 opti-
mum 频率 精度 没有 这 增加 的 外部 ca-
pacitors, 一个 并行的-resonant 模式 结晶 specifying 一个 加载 的
18 pf 应当 是 使用. 这个 将 典型地 yield 涉及 fre-
quency 精度 在里面 ±100 ppm. 至 达到 类似的 accu-
racies 和 一个 结晶 calling 为 一个 更好 加载, 外部 capac-
itors 必须 是 增加 此类 那 这 总的 加载 (内部的, 外部,
和 parasitic 电容) 相等 那 called 为 用 这 结晶.
双 供应 电压 运作
这 设备 是 设计 为 双 电源 供应 运作. sup-
ply 管脚 vddq3 是 连接 至 一个 3.3v 供应 和 供应 pow-
er 至 这 内部的 核心 电路 和 至 这 时钟 输出 缓存区,
除了 为 输出 cpu0:2. 供应 管脚 vddq2 将 是 con-
nected 至 也 一个 2.5v 或者 3.3v 供应, 虽然 设备 speci-
fications 将 不 是 提供 为 两个都 配置.
电源-在
重置
计时器
输出 三-状态
数据
获得
支撑
QD
W207B
V
DD
时钟 加载
R
10 k
Ω
输出
缓存区
输出
低
输出 strapping 电阻
序列 末端 电阻
跳越者 选项
图示 2. 输入 逻辑 选择 通过 跳越者 选项
电阻 值 r
: 点此下载
