sprs095e – march 1999 – 修订 将 2000
8
邮递 办公室 盒 1443
•
houston, 德州 77251–1443
终端 功能 (持续)
终端
名字
descriptioni/o
†
终端
名字
descriptioni/o
†
记忆 控制 信号 (持续)
HOLDA o/z
支撑 acknowledge. holdaindicates 至 这 外部 电路系统 那 这 处理器 是 在 一个 支撑 状态 和 那 这
地址, 数据, 和 控制 线条 是 在 这 高-阻抗 状态, 准许 它们 至 是 有 至 这 外部
电路系统. holda
也 变得 在 这 高-阻抗 状态 当 止是 低.
MSC o/z
microstate 完全. mscindicates completion 的 所有 软件 wait states. 当 二 或者 更多 软件 wait
states 是 使能, 这 msc
管脚 变得 起作用的 在 这 beginning 的 这 第一 软件 wait 状态 和 变得 inactive
高 在这 beginning 的 这 last 软件 wait 状态. 如果 连接 至 这 准备好 输入, msc
forces 一个 外部
wait状态 之后 这 last 内部的 wait 状态 是 完成. msc
也 变得 在 这 高-阻抗 状态 当 止
是 低.
IAQ o/z
操作指南 acquisition 信号. iaq是 asserted (起作用的 低) 当 那里 是 一个 操作指南 地址 在 这 地址
总线 和 变得 在 这 高-阻抗 状态 当 止
是 低.
振荡器/计时器 信号
CLKOUT o/z
时钟 输出 信号. clkout 能 代表 这 机器-循环 比率 的 这 cpu 分隔 用 1, 2, 3, 或者 4 作
配置 在 这 bank-切换 控制 寄存器 (bscr). 下列的 重置, clkout 代表 这
机器-循环 比率 分隔 用 4.
CLKMD1
‡
CLKMD2
‡
CLKMD3
‡
I
时钟 模式 选择 信号. clkmd1–clkmd3 准许 这 选择 和 配置 的 不同的 时钟 模式
此类 作结晶, 外部 时钟, 和 pll 模式. 这 外部 clkmd1–clkmd3 管脚 是 抽样 至 决定
这 desired 时钟 一代 模式 当 rs
是 低. 下列的 重置, 这 时钟 一代 模式 能 是
reconfigured 用 writing 至 这 内部的 时钟 模式 寄存器 在 软件. 不管怎样, 这 振荡器 使能/使不能运转
选择 是执行 independently 的 这 状态 的 rs
; 因此, 如果 clkmd1–clkmd3 是 changed 下列的
重置, 这 振荡器 使能/使不能运转 选择 将 改变, 但是 其它 aspects 的 这 时钟 一代 模式 将
不.
x2/clkin I 时钟/振荡器 输入. 如果 这 内部的 振荡器 是 不 正在 使用, x2/clkin 功能 作 这 时钟 input.
X1 O
输出 管脚 从 这 内部的 振荡器 为 这 结晶. 如果 这 内部的 振荡器 是 不 使用, x1 应当 是 left
unconnected. x1 做 不 go 在 这 高-阻抗 状态 当 止
是 低.
TOUT O
计时器 输出. tout 信号 一个 脉冲波 当 这 在-碎片 计时器 counts 向下 past 零. 这 脉冲波 是 一个 clkout
循环 宽. tout 也 变得 在 这 高-阻抗 状态 当 止
是 低.
multichannel 缓冲 串行 端口 0 (mcbsp #0), multichannel 缓冲 串行 端口 1 (mcbsp #1),
和 multichannel 缓冲 串行 端口 2 (mcbsp #2) 信号
BCLKR0
‡
BCLKR1
‡
BCLKR2
‡
i/o/z
receive 时钟 输入. bclkr 能 是 配置 作 一个 输入 或者 一个 输出; 它 是 配置 作 一个 输入 下列的
重置. bclkr serves 作 这 串行 变换 时钟 为 这 缓冲 串行 端口 接受者.
BDR0
BDR1
BDR2
I 串行 数据 receive 输入
BFSR0
BFSR1
BFSR2
i/o/z
框架同步 脉冲波 为 receive 输入. bfsr 能 是 配置 作 一个 输入 或者 一个 输出; 它 是 配置
作 一个 输入 下列的 重置. 这 bfsr 脉冲波 initiates 这 receive 数据 处理 在 bdr.
BCLKX0
‡
BCLKX1
‡
BCLKX2
‡
i/o/z
transmit 时钟. bclkx serves 作 这 串行 变换 时钟 为 这 mcbsp 传输者.bclkx 能 是 配置 作
一个 输入 或者 一个 输出, 和 是 配置 作 一个 输入 下列的 重置. bclkx enters 这 高-阻抗 状态 当
止
变得 低.
BDX0
BDX1
BDX2
o/z
串行 数据 transmit 输出. bdx 是 放置 在 这 高-阻抗 状态 当 不 transmitting, 当 rs是
asserted, 或者 当 止
是 低.
BFSX0
BFSX1
BFSX2
i/o/z
框架 同步 脉冲波 为 transmit 输入/输出. 这 bfsx 脉冲波 initiates 这 数据 transmit 处理 在
bdx.bfsx 能 是 配置 作 一个 输入 或者 一个 输出, 和 是 配置 作 一个 输入 下列的 重置. bfsx 变得
在 这 高-阻抗 状态 当 止
是 低.
†
i = 输入, o = 输出, z = 高-阻抗, s = 供应
‡
这些 管脚 有 施密特 触发 输入.
§
这个 管脚 有 一个 内部的 总线 holder 控制 用 方法 的 这 bscr 寄存器.
¶
这个 管脚 有 一个 内部的 pullup 电阻.
#
这个 管脚 有 一个 内部的 pulldown 电阻.
产品 预告(展)
这个 材料 版权 用 它的 各自的 生产者
: 点此下载
