rev. 0.4 / 8月. 20035
hy5du56422bt-d4/d43
hy5du56822bt-d4/d43
管脚 描述
管脚 类型 描述
ck, /ck 输入
时钟: ck 和 /ck 是 differential 时钟 输入. 所有 地址和 控制 输入 信号 是
抽样 在 这 越过 的 这 积极的 边缘的 ck 和 负的 边缘 的 /ck. 输出
(读) 数据 是 关联 至 这 crossings 的 ck 和 /ck (两个都 方向 的 越过).
CKE 输入
时钟 使能: cke 高 activates, 和 cke 低 deactivates内部的 时钟信号, 和
设备 输入 缓存区 和 输出 驱动器.带去 cke 低 提供 precharge 电源
向下 和 自 refresh 运作 (所有 banks 空闲), 或者 起作用的 电源 向下 (行
起作用的 在 任何 bank). cke 是 同步的 为 电源 向下 entry 和 exit, 和 为 自
refresh entry. cke 是 异步的 为 自refresh exit, 和 为输出 使不能运转. cke
必须 是 maintained 高 全部地 读和 写 accesses. 输入 缓存区, excluding
ck, /ck 和 cke 是 无能 在 power 向下. 输入 缓存区, excluding cke 是
无能 在 自 refresh. cke 是 一个 sstl_2 输入, 但是 将 发现 一个 lvcmos 低
水平的 之后 vdd 是 应用.
/cs 输入
碎片 选择 : 使能 或者 使不能运转 所有 输入除了 ck, /ck, cke, dqs 和 dm. 所有 com-
mands 是 masked 当 cs 是 注册 高. cs 提供 为 外部 bank 选择 在
系统 和 多样的 banks. cs 是 考虑 部分 的 这 command 代号.
ba0, ba1 输入
bank 地址 输入: ba0 和 ba1 定义 至这个 bank 一个 起作用的, 读, 写 或者 前-
承担 command 是 正在 应用.
a0 ~ a12 输入
地址 输入: 提供 这 行 地址 为 起作用的 commands, 和 这 column 地址
和 自动 precharge 位 为 读/写 commands, 至 选择 一个 location 输出 的 这
记忆 排列 在 这 各自的 bank. a10 是 抽样 在 一个 precharge command 至
决定 whether 这 precharge 应用 至 一个 bank (a10 低) 或者 所有 banks (a10
高). 如果 仅有的 一个 bank 是 至 是 precharged, 这 bank 是 选择 用 ba0, ba1. 这
地址 输入 也 提供 这 运算 代号 在 一个 模式 寄存器 设置 command. ba0
和 ba1 定义 这个 模式 寄存器 是 承载 在 这 模式 寄存器 设置 command
(mrs 或者 emrs).
/ras, /cas, /我们 输入
command 输入: /ras, /cas 和 /我们 (along 和 /cs) 定义 这 command 正在
entered.
DM Input
输入 数据 掩饰: dm 是 一个 输入 掩饰 信号为 写 数据. 输入 数据 是 masked 当
dm 是 抽样 高 along 和 那 输入 数据 在 一个 写 进入. dm 是 抽样
在 两个都 edges 的 dqs. 虽然 dm 管脚 are 输入 仅有的, 这 dm 加载 matches 这 dq
和 dqs 加载.
DQS i/o
数据 strobe: 输出 和 读 数据, 输入 和 写 数据. 边缘 排整齐 和 读 数据,
集中 在 写 数据. 使用 至 俘获 写 数据.
DQ i/o 数据 输入 / 输出 管脚 : 数据 总线
V
DD
/v
SS
供应 电源 供应 为 内部的电路 和 输入 缓存区.
V
DDQ
/v
SSQ
供应 电源 供应 为 输出 缓存区 为 噪音 免除.
V
REF
供应 涉及 电压 为 输入 为 sstl 接口.
NC NC 非 连接.
: 点此下载
