altera 公司 7
flex 6000 可编程序的 逻辑 设备 家族 数据 薄板
这 interleaved lab 结构
—
一个 革新的 特性 的 这 flex 6000
architecture
—
准许 各自 lab 至 驱动 二 local interconnects. 这个
特性 降低 这 使用 的 这 fasttrack interconnect, 供应 高等级的
效能. 一个 lab 能 驱动 20 les 在 调整 labs 通过 这 local
interconnect, 这个 maximizes fitting flexibility 当 降低 消逝
大小. 看图示 2.
图示 2. 逻辑 排列 块
在 大多数 设计, 这 寄存器 仅有的 使用 global 时钟 和 clear 信号.
不管怎样, 在 一些 具体情况, 其它 时钟 或者 异步的 clear 信号 是
需要. 在 增加, counters 将 也 有 同步的 clear 或者 加载
信号. 在 一个 设计 那 使用 非-global 时钟 和 clear 信号, 输入
从 这 第一 le 在 一个 lab 是 re-routed 至 驱动 这 控制 信号 为
那 lab. 看图示 3.
这 10 les 在 这 lab 是 驱动 用 二
local interconnect areas. 这 lab 能 驱动
二 local interconnect areas.
R
ow interconnect
local interconnect
这 行 interconnect 是
bidirectionally 连接
至 这 local interconnect.
column interconnect
les 能 直接地 驱动 这 行
和 column interconnect.
至/从
调整
lab 或者 ioes
至/从
调整
lab 或者 ioes