4 altera 公司
flex 6000 可编程序的 逻辑 设备 家族 数据 薄板
表格 4显示 flex 6000 效能 为 更多 complex 设计.
便条:
(1) 这 产品 在 这个 表格 是 创建 使用 altera megacore
TM
功能
.
FLEX 6000 设备 是 supported 用 altera 开发 系统; 一个
单独的, 整体的 包装 那 提供 图式, text (包含 ahdl),
和 波形 设计 entry, compilation 和 逻辑 综合, 全部
simulation 和 worst-情况 定时 分析, 和 设备 配置. 这
altera 软件 提供 edif 2 0 0 和 3 0 0, lpm, vhdl, verilog hdl,
和 其它 接口 为 额外的 设计 entry 和 simulation 支持
从 其它 工业-标准 pc- 和 unix workstation-为基础 eda
tools.
这 altera 软件 工作 容易地 和 一般 门 排列 eda tools 为
综合 和 simulation. 为 例子, 这 altera 软件 能 发生
verilog hdl files 为 simulation 和 tools 此类 作 cadence verilog-xl.
additionally, 这 altera 软件 包含 eda libraries 那 使用 设备-
明确的 特性 此类 作 carry chains 这个 是 使用 为 快 计数器 和
arithmetic 功能. 为 instance, 这 synopsys 设计 compiler 库
有提供的 和 这 altera 开发 系统 包含 designware
功能 那 是 优化 为 这 flex 6000 architecture.
这 altera 开发 系统 runs 在 windows-为基础 pcs, sun
sparcstations, 和 hp 9000 序列 700/800.
f
看 这
MAX+PLUS ii 可编程序的 逻辑 开发 系统 &放大; 软件
数据 薄板
和 这
quartus 可编程序的 逻辑 开发 系统 &放大;
软件 数据 薄板
为 更多 信息.
表格 4. flex 6000 设备 效能 为 complex 设计
便条 (1)
应用 les 使用 效能 单位
-1 速
等级
-2 速
等级
-3 速
等级
8-位, 16-tap 并行的 finite impulse 回馈
(fir) 过滤
599948072MSPS
8-位, 512-要点 快 fourier transform (fft)
函数
1,182 75
63
89
53
109
43
µ
S
MHz
a16450
普遍的 异步的
接受者/传输者 (uart)
487363025 MHz
pci 总线 目标 和 零 wait states 609 56 49 42 MHz
: 点此下载
