8 altera 公司
flex 6000 可编程序的 逻辑 设备 家族 数据 薄板
图示 3. lab 控制 信号
逻辑 元素
一个 le, 这 smallest 单位 的 逻辑 在 这 flex 6000 architecture, 有 一个
紧凑的 大小 那 提供 效率高的 逻辑 用法. 各自 le 包含 一个 四-
输入 lut, 这个 是 一个 函数 发生器 那 能 quickly 执行 任何
函数 的 四 变量. 一个 le 包含 一个 可编程序的 flipflop, carry
和 cascade chains. additionally, 各自 le 驱动 两个都 这 local 和 这
fasttrack interconnect. 看图示 4.
4
输入 信号 至 这 第一
le 在 一个 lab (i.e., le 1)
能 是 rerouted 至 驱动
控制 信号 在里面
这 lab.
这 专心致志的 输入 信号
能 驱动 这 时钟 和
异步的 clear 信号.
labctrl1/
SYNCLR
LABCTRL2
clk1/synload
lab-宽 控制 信号
(synclr 和 synload
信号 是 使用 在 计数器 模式).
CLK2
le 1
专心致志的 输入