这 信息 在 这个 文档 是 主题 至 改变 没有 注意. 在之前 使用 这个 文档, 请
confirm 那 这个 是 这 最新的 版本.
不 所有 产品 和/或者 类型 是 有 在 每 country. 请 审查 和 一个 nec electronics
销售 代表 为 有效性 和 额外的 信息.
mos 整体的 电路
µ
PD720101
usb2.0 host 控制
文档 非. s16265ej4v0ds00 (4th 版本)
日期 发行 六月 2004 ns cp (n)
打印 在 日本
数据 薄板
这 mark 显示 主要的 修订 点.
2002
这
µ
pd720101 遵守 和 这 普遍的 串行 总线 specification 修订 2.0和 打开 host 控制
接口 规格 为 全部-/低-速 signaling 和 intel's 增强 host 控制 在terface 规格 为
高-速 signaling 和 工作 向上 至 480 mbps. 这
µ
pd720101 是 整体的 3 host 控制 cores 和 pci
接口 和 usb2.0 transceivers 在 一个 单独的 碎片.
详细地 函数 描述 是 提供 在 这 下列的 用户’s 手工的. 是 确信 至 读 这 手工的 在之前 designing.
µ
pd720101 用户’s 手工的: s16336e
特性
• 一致的 和 普遍的 串行 总线 specification 修订 2.0 (dat一个 比率 1.5/12/480 mbps)
• 一致的 和 打开 host 控制 在terface 规格 为 usb rev 1.0a
• 一致的 和 增强 host 控制接口 规格 为 usb rev 1.0
• pci multi-函数 设备 组成 的 二 ohci host控制 cores 为 全部-/低-速 signaling 和 一个 ehci host
控制 核心 为 高-速 signaling.
• root hub 和 5 (最大值.) downstream facing 端口 这个是 shared 用 ohci 和 ehcihost 控制 cores.
• 所有 downstream facing 端口 能 handle 高-速 (480 mbps), 全部-速 (12 mbps),和 低-速 (1.5 mbps)
transaction.
• configurable 号码 的 downstream facing 端口 (2 至 5)
• 32-位 33 mhz host 接口 一致的至 pci 规格 释放 2.2
• 支持 pci mobile 设计 手册 修订 1.1
• 支持 pci-总线 电源 管理 在terface specification 释放 1.1
• pci 总线 总线-主控 进入
• 系统 时钟 是 发生 用 30 mhz x’tal 或者 48 mhz 时钟 输入.
−
系统 时钟 频率 应当 是 设置 从 系统软件 (bios) 或者 可擦可编程只读存储器. 更多 detail, 看
µ
PD720101
用户’s 手工的.
• 运算的 寄存器 直接-编排 至 pci 记忆 空间
• legacy 支持 为 所有 downstream facing 端口. legacy support 特性 准许 容易 migration 为 motherboard
implementation.
• 3.3 v 电源 供应, pci 信号 管脚 有 5 v tolerant 电路.
订货 信息
部分 号码 包装
µ
pd720101gj-uen 144-管脚 塑料lqfp (fine 程度) (20
×
20)
µ
pd720101f1-ea8 144-管脚 塑料 fbga (12
×
12)
: 点此下载
