数据 薄板 s16265ej4v0ds
3
µ
PD720101
pci 总线 接口 : handles 32-位 33 mhz pci 总线 主控 和 目标 函数 这个 遵守 和 pci
规格 释放 2.2. the 号码 的 使能 端口 是 设置 用 位 在 配置
空间.
Arbiter : arbitrates among 二 ohci host 内容roller cores 和 一个 ehci host 控制 核心.
ohci host 控制 #1 : handles 全部- (12 mbps)/低-速 (1.5 mbps) signaling 在 端口 1, 3, 和 5.
ohci host 控制 #2 : handles 全部- (12 mbps)/低-速 (1.5 mbps) signaling 在 端口 2 和 4.
ehci host 控制 : handles 高- (480 mbps) signaling 在 端口 1, 2, 3, 4, 和 5.
root hub : handles usb hub 函数 在 host 内容roller 和 控制 连接 (routing) 在
host 控制 核心 和 端口.
PHY : 组成 的 高-速 transceiver, 全部-/低-速 transceiver, serializer, deserializer,
等
INTA0 : 是 这 pci 中断 信号为 ohci host 控制 #1.
INTB0 : 是 这 pci 中断 信号为 ohci host 控制 #2.
INTC0 : 是 这 pci 中断 signal 为 ehci host 控制.
SMI0 : 是 这 中断 信号 这个 是 specified 用 打开 host 控制接口 规格
为 usb rev 1.0a 和 增强 host controller 接口 规格 rev 1.0. 这
smi 信号 的 各自 ohci host 控制 和ehci host 控制 呈现 在 这个
信号.
PME0 :是 这 中断 信号 这个 是 规格ified 用 pci-总线 电源 管理 接口
规格 释放 1.1. wakeup 信号 的各自 host 控制 核心 呈现 在 这个
信号.
comparison 和 这
µ
PD720100A
µ
PD720100A
µ
pd720101 (2nd 一代)
ehci 修订 0.95 1.0
ehci 1 1
ohci 2 2
legacy 支持 并行的 irq 输出 支持 非 并行的 irq 支持
时钟 48 mhz osc 或者 30 mhz osc/x’tal 48 mhz osc 或者 30 mhz x’tal
包装 176-管脚 bga (fp) 或者 160-管脚 lqfp 144-管脚 bga (fp) 或者 144-管脚 lqfp
: 点此下载
