8
www.fairchildsemi.com
nmc27c64 rev. c
nmc27c64 65,536-位 (8192 x 8) cmos 非易失存储器
函数的 描述
设备 运作
这 六 模式 的 运作 的 这 nmc27c64 是 列表 在 表格
1. 它 应当 是 指出 那 所有 输入 为 这 六 模式 是 在 ttl
水平. 这 电源 供应 必需的 是 v
CC
和 v
PP
. 这 v
PP
电源 供应 必须 是 在 12.75v 在 这 三 程序编制
模式, 和 必须 是 在 5v 在 这 其它 三 模式. 这 v
CC
电源 供应 必须 是 在 6v 在 这 三 程序编制 模式,
和 在 5v 在 这 其它 三 模式.
读 模式
这 nmc27c64 有 二 控制 功能, 两个都 的 这个 必须 是
logically 起作用的 在 顺序 至 获得 数据 在 这 输出. 碎片 使能
(ce) 是 这 电源 控制 和 应当 是 使用 为 设备 选择.
输出 使能 (oe) 是 这 输出 控制 和 应当 是 使用 至
门 数据 至 这 输出 管脚, 独立 的 设备 选择. 这
程序编制 管脚 (pgm) 应当 是 在 v
IH
除了 在 程序-
ming. 假设 那 地址 是 稳固的, 地址 进入 时间
(t
ACC
) 是 equal 至 这 延迟 从 ce 至 输出 (t
CE
). 数据 是 有
在 这 输出 t
OE
之后 这 下落 边缘 的 oe , 假设 那 ce
有 被 低 和 地址 有 被 稳固的 为 在 least t
ACC
–
t
OE
.
这 sense 放大器 是 clocked 为 快 进入 时间. v
CC
应当
因此 是 maintained 在 运行 电压 在 读 和
核实. 如果 v
CC
temporarily drops 在下 这 规格. 电压 (但是 不 至
地面) 一个 地址 转变 必须 是 执行 之后 这 漏出 至
insure 恰当的 输出 数据.
备用物品 模式
这 nmc27c64 有 一个 备用物品 模式 这个 减少 这 起作用的
电源 消耗 用 99%, 从 55 mw 至 0.55 mw. 这
nmc27c64 是 放置 在 这 备用物品 模式 用 应用 一个 cmos
高 信号 至 这 ce 输入. 当 在 备用物品 模式, 这 输出 是
在 一个 高 阻抗 状态, 独立 的 这 oe 输入.
输出 或者-tying
因为 nmc27c64s 是 通常地 使用 在 大 记忆 arrays,
仙童 有 提供 一个 2-线条 控制 函数 那 accommo-
dates 这个 使用 的 多样的 记忆 连接. 这 2-线条 控制
函数 准许 为:
1. 这 最低 可能 记忆 电源 消耗, 和
2. 完全 assurance 那 输出 总线 contention 将 不
出现.
至 大多数 efficiently 使用 这些 二 控制 线条, 它 是 recomended
那 ce (管脚 20) 是 解码 和 使用 作 这 primary 设备
selecting 函数, 当 oe (管脚 22) 是 制造 一个 一般 connec-
tion 至 所有 设备 在 这 排列 和 连接 至 这 读 线条 从
这 系统 控制 总线. 这个 assures 那 所有 deselected 记忆
设备 是 在 它们的 低 电源 备用物品 模式 和 那 这 输出
管脚 是 起作用的 仅有的 当 数据 是 desired 从 一个 particular 记忆
设备.
程序编制
提醒: exceeding 14v 在 管脚 1 (v
PP
) 将 损坏 这
nmc27c64.
initially, 所有 位 的 这 nmc27c64 是 在 这 “1” 状态. 数据 是
introduced 用 selectively 程序编制 “0s” 在 这 desired 位
locations. 虽然 仅有的 “0s” 将 是 编写程序, 两个都 “1s” 和
“0s” 能 是 提交 在 这 数据 文字. 一个 “0” 不能 是 changed
至 一个 “1” once 这 位 有 被 编写程序.
这 nmc27c64 是 在 这 程序编制 模式 当 这 v
PP
电源
供应 是 在 12.75v 和 oe 是 在 v
IH
. 它 是 必需的 那 在 least 一个
0.1
µ
f 电容 是 放置 横过 v
PP
, v
CC
至 地面 至 压制
spurious 电压 过往旅客 这个 将 损坏 这 设备. 这
数据 至 是 编写程序 是 应用 8 位 在 并行的 至 这 数据
输出 管脚. 这 水平 必需的 为 这 地址 和 数据 输入
是 ttl.
为 程序编制, ce 应当 是 保持 ttl 低 在 所有 时间 当 v
PP
是 保持 在 12.75v.
当 这 地址 和 数据 是 稳固的, 一个 起作用的 低, ttl 程序
脉冲波 是 应用 至 这 pgm 输入. 一个 程序 脉冲波 必须 是
应用 在 各自 地址 location 至 是 编写程序. 这
nmc27c64 是 编写程序 和 这 快 程序编制 algorithm
显示 在 图示 1. 各自 地址 是 编写程序 和 一个 序列 的
100
µ
s 脉冲 直到 它 verfies 好的, 向上 至 一个 最大 的 25 脉冲.
大多数 记忆 cells 将 程序 和 一个 单独的 100
µ
s 脉冲波. 这
nmc27c64 必须 不 是 编写程序 和 一个 直流 信号 应用 至
这 pgm 输入.
程序编制 多样的 nmc27c64s 在 并行的 和 这 一样 数据
能 是 容易地 accomplished 预定的 至 这 simplicity 的 这 程序-
ming (所需的)东西. 像 输入 的 这 paralleled nmc27c64s 将
是 连接 一起 当 它们 是 编写程序 和 这 一样
数据. 一个 低 水平的 ttl 脉冲波 应用 至 这 pgm 输入 programs 这
paralleled nmc27c64s. 如果 一个 应用 需要 erasing 和
reprogramming, 这 nmc27c64q uv 可擦掉的 prom 在 一个 win-
dowed 包装 应当 是 使用.
表格 1. 模式 选择
管脚 CE OE PGM V
PP
V
CC
输出
模式 (20) (22) (27) (1) (28) (11–13, 15–19)
读 V
IL
V
IL
V
IH
5V 5V D
输出
备用物品 V
IH
don’t 小心 don’t 小心 5V 5V hi-z
输出 使不能运转 don’t 小心 V
IH
V
IH
5V 5V hi-z
程序 V
IL
V
IH
13V 6V D
在
程序 核实 V
IL
V
IL
V
IH
13V 6V D
输出
程序 inhibit V
IH
don’t 小心 don’t 小心 13V 6V hi-z
: 点此下载
