AD1854JRSRL_集成电路资料查询网

–
10
–
AD1854
rev. 一个
i/f 模式 IDPM1 IDPM0
rj, 16-位 0 0
I
2
S 0 1
rj, 20-位 1 0
rj, 24-位 1 1
lj                  bclk 0
U3B
SSM2135
C9
390pF
NP0
R8
953

R20
549

R9
2.15k

C14
1nf, np0
R16
1.96k

C13
1nf, np0
R10
953

R17
1.96k

R11
2.15k

C10
390pF
NP0
C15
2.2nf
NP0
LEFT
输出
J1
1
C11
390pF
NP0
R12
953

R21
549

R13
2.15k

C17
1nf, np0
R18
1.96k

C16
1nf, np0
R14
953

R15
2.15k

C12
390pF
NP0
C18
2.2nf
NP0
正确的
输出
J2
C6
100nF
–
AV
EE
C5
100nF
+AV
CC
3rd 顺序 lp bessel 过滤
corner 频率: 92khz
组 延迟:
~
2.8

s
96/
48
384/
256
X2MCLK
SDATA
l/
R
CLK
BCLK
MCLK
IDPM0
IDPM1
DEEMP
沉默的
CLATCH
CCLK
CDATA
ZEROR
ZEROL
pd/rst
DVDD AVDD
OUTL+
OUTL
–
OUTR+
OUTR
–
FILTR
FITLB
DGND
AGND
AGND
U1
AD1854JRS
C8
10

F
C1
100nF
+
–
C7
10

F
CLATCH
CCLK
CDATA
ZL
ZR
de-emphasis
沉默的
i/f
模式
JP2
R5
10k

R4
10k

DVDD
RST
DGND
CDATA
CCLK
CLATCH
SDATA
LRCLK
SCLK
MCLK
JP1
mclk/sr
SEL
R2
10k

R3
10k

DVDD
R1
10k

C3
100nF
DVDD
C2
100nF
AVDD
ad1854 立体的 dac
输出 缓存区 和 lp 过滤
mclk/sr 选择
选择 比率
X2MCLK
384/
256
96/
48
MCLK
SPDIF
直接
直接
44.1
48.0
96.0
0
0
0
0
0
0
0
0
1
11.2896
12.2880
12.2880
DVDD
U2A
HC04
12
ZL
U2B
HC04
34
ZR
R6
221

CR1
零 left
C4
100nF
R7
221

CR2
零 正确的
FB1
600Z
+
–
便条:
=  dgnd
=  agnd
SSM2135
1
R19
1.96k

U3A
音频的
数据
控制
端口
53.6k

53.6k

图示 12. evaluation 板 电路

标　题:
内　容:
用户名:

手机号:	(*未登录用户需填写手机号,手机号不公开,可用于网站积分.)

本平台电子爱好着纯手工中文简译:	截至2020/5/17日,支持英文词汇500个

– 10 – AD1854 rev. 一个 i/f 模式 IDPM1 IDPM0 rj, 16-位 0 0 I 2 S 0 1 rj, 20-位 1 0 rj, 24-位 1 1 lj bclk 0 U3B SSM2135 C9 390pF NP0 R8 953  R20 549  R9 2.15k  C14 1nf, np0 R16 1.96k  C13 1nf, np0 R10 953  R17 1.96k  R11 2.15k  C10 390pF NP0 C15 2.2nf NP0 LEFT 输出 J1 1 C11 390pF NP0 R12 953  R21 549  R13 2.15k  C17 1nf, np0 R18 1.96k  C16 1nf, np0 R14 953  R15 2.15k  C12 390pF NP0 C18 2.2nf NP0 正确的输出 J2 C6 100nF – AV EE C5 100nF +AV CC 3rd 顺序 lp bessel 过滤 corner 频率: 92khz 组延迟: ~ 2.8  s 96/ 48 384/ 256 X2MCLK SDATA l/ R CLK BCLK MCLK IDPM0 IDPM1 DEEMP 沉默的 CLATCH CCLK CDATA ZEROR ZEROL pd/rst DVDD AVDD OUTL+ OUTL – OUTR+ OUTR – FILTR FITLB DGND AGND AGND U1 AD1854JRS C8 10  F C1 100nF + – C7 10  F CLATCH CCLK CDATA ZL ZR de-emphasis 沉默的 i/f 模式 JP2 R5 10k  R4 10k  DVDD RST DGND CDATA CCLK CLATCH SDATA LRCLK SCLK MCLK JP1 mclk/sr SEL R2 10k  R3 10k  DVDD R1 10k  C3 100nF DVDD C2 100nF AVDD ad1854 立体的 dac 输出缓存区和 lp 过滤 mclk/sr 选择选择比率 X2MCLK 384/ 256 96/ 48 MCLK SPDIF 直接直接 44.1 48.0 96.0 0 0 0 0 0 0 0 0 1 11.2896 12.2880 12.2880 DVDD U2A HC04 12 ZL U2B HC04 34 ZR R6 221  CR1 零 left C4 100nF R7 221  CR2 零正确的 FB1 600Z + – 便条: = dgnd = agnd SSM2135 1 R19 1.96k  U3A 音频的数据控制端口 53.6k  53.6k  图示 12. evaluation 板电路

	电话：13410210660 QQ : 84325569
	联系方式： E-mail:CaiZH01@163.com