–
8
–
AD1854
rev. 一个
burst 模式
至 运作 和 spi cclk 发生率 向上 至 12.288 mhz, 这
spi 端口 能 是 运作 在 burst 模式. 这个 意思 那 当
clatch 是 高, cclk 不能 是 hi, 作 显示 在 图示 7.
沉默的
这 ad1854 提供 二 方法 的 噪声抑制 这 相似物 输出.
用 asserting 这 沉默的 (管脚 23) 信号 hi, 两个都 这 left 和
正确的 频道 是 muted. 作 一个 alternative, 这 用户 能 assert
这 沉默的 位 在 这 串行 控制 寄存器 (数据 11) hi. 这
ad1854 有 被 设计 至 降低 pops 和 clicks 当
噪声抑制 和 unmuting 这 设备.
平整的 容积 控制 和 自动 ramp 向上/向下
这 ad1854 包含 adi’s 1024 步伐 “smooth 容积
control” 和 自动 ramp 向上/向下. once 每 l/
R
clk 循环, 这
ad1854 比较 current 容积 水平的 寄存器 至 这 容积
水平的 要求 寄存器 数据 9:0. 如果 不同的, 容积 是 调整
一个 步伐/样本. 因此, 一个 改变 从 最大值 至 最小值 容积
takes 1024 样本 或者 关于 20 ms 作 显示 在 图示 8.
20ms
时间
–
60
–
60
0
0
水平的
–
dB
容积 要求 寄存器
真实的 容积 寄存器
图示 8. 平整的 容积 控制
输出 驱动, buffering 和 加载
这 ad1854 相似物 输出 平台 是 能 至 驱动 一个 1 k
Ω
(在
序列 和 2 nf) 加载.
电源-向下 重置
这 ad1854 提供 二 方法 为 电源-向下 和重置.
当 这
pd/rst
输入 (管脚 24) 是 asserted lo, 这 ad1854
是 重置. 作 一个 alternative, 这 用户 能 assert 这 软 电源-
向下 位 (数据 13) hi. 所有 这 寄存器 在 这 ad1854 数字的
engine (串行 数据 端口, interpolation filter 和 modulator) 是
zeroed. 这 二 8-位 寄存器 在 这 串行 控制 端口 是
initialized 后面的 至它们的 default 值. 这 用户 应当wait
100 ms 之后 bringing
pd/rst
hi 在之前 使用 这 串行 数据
输入 端口 和 这 串行 控制 输入. 这 ad1854 是 设计
至 降低 pops 和 clicks 当 进去 和 exiting 这 电源-
向下 状态.
de-emphasis
这 ad1854 提供 数字的 de-emphasis, 支承的 50
µ
s/15
µ
s
数字的 de-emphasis 将 为 “redbook” 44.1 khz 样本
频率 playback 从 紧凑的 discs. 这 ad1854 提供
控制 的 de-emphasis 用 asserting 这 deemp 输入 (管脚 9)
hi 或者 用 asserting 这 de-emphasis 寄存器 位 (数据 12) hi.
这 ad1854’s de-emphasis 是 优化 为 44.1 khz 但是 将
规模 至 这 其它 样本 发生率.
控制 信号
这 idpm0, idpm1, 和 deemp 控制 输入 是 正常情况下
连接 hi 或者 lo 至 establish 这 运行 状态 的 这
ad1854. 它们 能 是 changed dynamically (和 asynchronously
至 l/
R
clk 和 这 主控 时钟) 作 长 作 它们 是 稳固的
在之前 这 first 串行 数据 输入 位 (i.e., msb) 是 提交 至
这 ad1854.
CLATCH
CCLK
20 40 60 80 100 120 140 160 180
CDATA
>130ns
时间
–
ns
图示 6. spi 端口 持续的 cclk 模式
CLATCH
CCLK
CDATA
时间
–
ns
200 400 600 800 1000 1200 1400 1600 1800
图示 7. spi 端口 burst 模式
: 点此下载
