adg508f/adg509f/adg528f
rev. c
–3–
表格 i. adg508f 真实 表格
A2 A1 A0 EN 在 转变
X X X 0 毫无
00011
00112
01013
01114
10015
10116
11017
11118
x = don’t 小心
表格 ii. adg509f 真实 表格
A1 A0 EN 在 转变 一双
X X 0 毫无
0011
0112
1013
1114
x = don’t 小心
表格 iii. adg528f 真实 表格
在
A2 A1 A0 EN
WR RS
转变
X XXX
g
1 retains previous 转变 情况
X XXXX0毫无 (地址 和 使能 latches cleared)
X X X 0 0 1 毫无
0 001011
0 011012
0 101013
0 111014
1 001015
1 011016
1 101017
1 111018
x = don’t 小心
定时 图解 (adg528f)
t
W
50%
50%
t
S
t
H
0.8v
2V
3V
WR
0V
3V
0V
a0, a1, a2
EN
图示 1.
图示 1 显示 这 定时 sequence 为 闭锁 这 转变
地址 和 使能 输入. 这 latches 是 水平的 敏感的; 那里-
fore, 当
WR
是 使保持 低, 这 latches 是 transparent 和 这
switches respond 至 这 地址 和 使能 输入. 这个 输入
数据 是 latched 在 这 rising 边缘 的
WR
.
t
RS
50%
50%
0.8v
O
3V
RS
0V
V
O
转变
输出
t
止
(
RS
)
0V
图示 2.
图示 2 显示 这 重置 pulsewidth, t
RS
, 和 这 重置 转变-
止 时间, t
止
(
RS
).
便条: 所有 数字的 输入 信号 上升 和 下降 时间 是 量过的
从 10% 至 90% 的 3 v. t
R
= t
F
= 20 ns.
: 点此下载
