ADP3180
–9–
en 是 一个 逻辑 低, 这 延迟 管脚 是 使保持 在 地面. 之后 这
uvlo 门槛 是 reached 和 en 是 一个 逻辑 高, 这 延迟
电容 是 charged 向上 和 一个 内部的 20 µa 电流 源.
这 输出 电压 跟随 这 ramping 电压 在 这 延迟
管脚, 限制的 这 inrush 电流. 这 软-开始 时间 取决于 在
这 值 的 vid dac 和 c
DLY
,和 一个 secondary 效应 从
R
DLY
.谈及 至 这 应用 信息 部分 为 详细地
信息 在 设置 c
DLY
.
当 这 pwrgd 门槛 是 reached, 这 软-开始 循环 是
stopped 和 这 延迟 管脚 是 牵引的 向上 至 3 v. 这个 确保
那 这 输出 电压 是 在 这 vid 电压 当 这 pwrgd
信号 至 这 系统 那 这 输出 电压 是 好的. 如果 en 是
带去 低 或者 vcc drops 在下 uvlo, 这 延迟 电容 是
重置 至 地面 至 是 准备好 为 另一 软-开始 循环. 图示 1
显示 一个 典型 开始-向上 sequence 为 这 adp3180.
图示 1. 开始-向上 波形, 电路 的 图示 5.
频道 1–pwrgd, 频道 2–v
输出
,
频道 3–high 一侧 场效应晶体管 v
GS
,
频道 4–low 一侧 场效应晶体管 v
GS
电流 限制, 短的 电路, 和 获得-止 保护
这 adp3180 比较 一个 可编程序的 电流 限制 设置 要点
至 这 电压 从 这 输出 的 这 电流 sense amplifier. 这
水平的 的 电流 限制 是 设置 和 这 电阻 从 这 ilimit 管脚
至 地面. 在 正常的 运作, 这 电压 在 ilimit 是
3 v. 这 电流 通过 这 外部 电阻 是 内部 scaled
至 给 一个 电流 限制 门槛 的 10.4 mv/µa. 如果 这 differ-
ence 在 电压 在 csref 和 cscomp rises 在之上 这
电流 限制 门槛, 这 内部的 电流 限制 amplifi er 将
控制 这 内部的 竞赛 电压 至 维持 这 平均 输出-
放 电流 在 这 限制.
之后 这 限制 是 reached, 这 3 v 拉-向上 在 这 延迟 管脚 是
disconnected, 和 这 外部 延迟 电容 是 释放
通过 这 外部 电阻. 一个 比较器 monitors 这 延迟
电压 和 shuts 止 这 控制 当 这 电压 drops 在下
1.8 v. 这 电流 限制 latch-止 延迟 时间 是 因此 设置用 这
rc 时间 常量 discharging 从 3 v 至 1.8 v. 这 应用
信息 部分 discusses 这 选择 的 c
DLY
和 r
DLY
.
因为 这 控制 持续 至 循环 这 阶段 dur-
ing 这 获得-止 延迟 时间, 如果 这 短的 是 移除 在之前 这
1.8 v 门槛 是 reached, 这 控制 将 返回 至 正常的
运作. 这 恢复 典型的 取决于 在 这 状态 的
pwrgd. 如果 这 输出 电压 是 在里面 这 pwrgd window,
这 控制 重新开始 正常的 运作. 不管怎样, 如果 一个 短的
电路 有 造成 这 输出 电压 至 漏出 在下 这 pwrgd
门槛, 一个 软-开始 循环 是 initiated.
这 获得-止 函数 能 是 重置 也 用 removing 和 reap-
plying vcc 至 这 adp3180 或者 用 拉 这 en 管脚 低 为
一个 短的 时间. 至 使不能运转 这 短的 电路 获得-止 函数, 这
外部 电阻 至 地面 应当 是 left 打开, 和 一个 高 值
(>1 m
W
) 电阻 应当 是 连接 从 延迟 至 vcc.
这个 阻止 这 延迟 电容 从 discharging, 所以 这
1.8 v 门槛 是 从不 reached. 这 电阻 将 有 一个 impact
在 这 软-开始 时间 因为 这 电流 通过 它 将 增加 至
这 内部的 20 µa 电流 源.
图示 2. overcurrent 获得-止 波形,
电路 的 图示 4.
频道 1–pwrgd, 频道 2–v
输出
,
频道 3–cscomp 管脚 的 adp3180,
频道 4–high 一侧 场效应晶体管 vgs
在 startup 当 这 输出 电压 是 在下 200 mv, 一个
secondary 电流 限制 是 起作用的. 这个 是 需要 因为 这
电压 摆动 的 cscomp 不能 go 在下 地面. 这个 秒-
ondary 电流 限制 控制 这 内部的 竞赛 电压 至 这
pwm comparators 至 2 v. 这个 将 限制 这 电压 漏出 横过
这 低 一侧 mosfets 通过 这 电流 balance 电路系统.
那里 是 也 一个 固有的 每 阶段 电流 限制 那 将 保护
单独的 阶段 在 这 情况 在哪里 一个 或者 更多 阶段 将 停止
起作用 因为 的 一个 faulty 组件. 这个 限制 是 为基础 在
这 最大 正常的 模式 竞赛 电压.
动态 vid
这 adp3180 包含 这 能力 至 dynamically 改变 这
vid 输入 当 这 控制 是 运动. 这个 准许 这 输出
电压 至 改变 当 这 供应 是 运动 和 供应 cur-
rent 至 这 加载. 这个 是 commonly 涉及 至 作 vid 在-这-fl y
(otf). 一个 vid otf 能 出现 下面 也 明亮的 加载 或者 重的
加载 情况. 这 处理器 信号 这 控制 用 changing
这 vid 输入 在 多样的 步伐 从 这 开始 代号 至 这 fi nish
代号. 这个 改变 能 是 也 积极的 或者 负的.
当 一个 vid 输入 改变 状态, 这 adp3180 发现 这
改变 和 ignores 这 dac 输入 为 一个 最小 的 400 ns.
这个 时间 是 至 阻止 一个 false 代号 预定的 至 逻辑 skew 当 这
rev. 0
: 点此下载
