rev. b
AD9884A
–7–
管脚 函数 描述 (持续)
管脚 名字 函数
输出
D
R
一个
7–0
数据 输出, red 频道, 端口 一个
D
R
B
7–0
数据 输出, red 频道, 端口 b
D
G
一个
7–0
数据 输出, 绿色 频道, 端口 一个
D
G
B
7–0
数据 输出, 绿色 频道, 端口 b
D
B
一个
7–0
数据 输出, 蓝 频道, 端口 一个
D
B
B
7–0
数据 输出, 蓝 频道, 端口 b
这 主要的 数据 输出. 位 7 是 这 msb. 各自 频道 有 二 端口. 当 这 部分 是 运作 在 单独的 chan-
nel 模式 (demux = 0), 所有 数据 是 提交 至 端口 一个, 和 端口 b 是 放置 在 一个 高 阻抗 状态. pro-
gramming demux 至 1 establishes 双 频道 模式, wherein alternate pixels 是 提交 至 端口 一个 和
端口 b 的 各自 频道. 这些 将 呈现 同时发生地, 二 pixels 提交 在 这 时间 的 每 第二 输入
pixel, 当 par 是 设置 至 1 (并行的 模式). 当 par = 0, pixel 数据 呈现 alternately 在 这 二 ports, 一个
新 样本 和 各自 新当选的 pixel (interleaved 模式). 在 双 频道 模式, 这 第一 pixel抽样 之后
hsync 是 routed 至 port 一个. 这 第二 pixel 变得 至 端口 b, 这 第三 至 一个, 等 这 延迟 从 pixel 抽样
时间 至 输出 是 fixed. 当 这 抽样 时间 是 changed 用 调整 这 阶段 寄存器, 这 输出 定时 是
shifted 作 好. 这 datack,
DATACK
和 hsout 输出 是 也 moved, 所以 这 定时 relationship among
这 信号 是 maintained.
DATACK 数据 输出 时钟
DATACK
数据 输出 时钟 complement
差别的 数据 时钟 输出 信号 至 是 使用 至 strobe 这 输出 数据 和 hsout 在 外部 逻辑. 它们
是 生产 用 这 内部的 时钟 发生器 和 是 同步的 和 这 内部的 pixel 抽样 时钟.当 这
ad9884a 是 运作 在 单独的 频道 模式, 这 输出 频率 是 equal 至 这 pixel 抽样 frequency.
当 运行 在 双 频道 模式, 这 数据 输出 时钟 和 这 输出 数据 是 提交 在 一个-half 这
pixel 比率. 当 这 抽样 时间 是 changed 用 调整 这 阶段 寄存器, 这 输出 定时 是 shifted 作
好. 这 数据, datack,
DATACK
和 hsout 输出 是 所有 moved, 所以 这 定时 relationship among 这
信号 是 maintained. 也 或者 两个都 信号 将 是 使用, 取决于 在 这 定时 模式 和 接口 设计
运用.
HSOUT horizontal 同步 输出
一个 reconstructed 和 阶段-排整齐 版本 的 这 hsync 输入. 这个 信号 是 总是 起作用的 高. 用 维持-
ing 排成直线 和 datack,
DATACK
, 和 数据, 数据 定时 和 遵守 至 horizontal 同步 能 总是 是
clearly 决定.
SOGOUT 同步 在 绿色 slicer 输出
这 输出 的 这 同步 在 绿色 slicer 比较器. 当 sogin 是 提交 和 一个 直流-结合 地面-关联
相似物 graphics 信号 containing composite 同步, sogout 将 生产 一个 数字的 composite 同步 信号. 这个
信号 gets 非 其它 处理 在 这 ad9884a. 这 sog slicer 比较器 持续 至 运作 当 这
ad9884a 是 放 在 一个 电源-向下 状态.
控制
SDA 串行 数据 i/o
双向的 数据 端口 为 这 串行 接口 端口.
SCL 串行 接口 时钟
时钟 输入 为 这 串行 接口 端口.
一个
1–0
串行 端口 地址 lsbs
这 二 least 重大的 位 的 这 串行 端口 地址 是 设置 用 这 逻辑 水平 在 这些 管脚. 连接 一个 管脚 至
地面 至 设置 这 地址 位 至 0. 系 它 高 (至 v
D
通过 10 k
Ω
) 至 设置 这 地址 位 至 1. 使用 这些 管脚,
这 串行 地址 将 是 设置 至 任何 值 从 98h 至 9fh. 向上 至 四 ad9884as 将 是 使用 在 这 一样 串行
总线 用 appropriately 设置 这些 位. 它们 能 也 是 使用 至 改变 这 ad9884a 地址 如果 一个 conflict 是 建立
和 另一 设备 在 这 总线.
PWRDN
电源-向下 控制 输入
bringing 这个 管脚 低 puts 这 ad9884a 在 一个 非常 低 电源 消耗 模式. 这 输出 缓存区 是 放置
在 一个 高 阻抗 状态. 这 时钟 发生器 是 stopped. 这 控制 寄存器 内容 是 maintained. 这 同步
在 绿色 slicer (sogout) 和 内部的 涉及 continue 至 函数.
: 点此下载
