AS4C1M16F5
4/11/01; v.0.9.1
alliance 半导体
p. 2 的 21
®
函数的 描述
这 as4c1m16f5 是 一个 高 效能 16-megabit cmos 动态 随机的 进入 记忆 (dram) 有组织的 作
1,048,576 words × 16 位. 这 as4c1m16f5 是 fabricated 使用 先进的 cmos 技术 和 革新的 设计
技巧 结果 在 高 速, 极其 低 电源 和 宽 运行 margins 在 组件 和 系统 水平. 这
alliance 16mb dram 家族 是 优化 为 使用 作 主要的 记忆 在 个人的 和 可携带的 pcs, workstations, 和 多媒体
和 router 转变 产品.
这 as4c1m16f5 特性 高 速 页 模式 运作 在哪里 读 和 写 行动 在里面 一个 单独的 行 (或者 页)
能 是 executed 在 非常 高 速 (15 ns 从
XCAS
)用 toggling column 地址 在里面 那 行. 行 和 column
地址 是 alternately latched 在 输入 缓存区 使用 这 下落 边缘 的
RAS
和
xCAS
输入 各自. 也,
RAS
是 使用
至 制造 这 column 地址 获得 transparent, enabling 应用 的 column 地址 较早的 至
xCAS
assertion. 这
as4c1m16f5 提供 双
UCAS
和
LCAS
为 独立 字节 控制 的 读 和 写 进入.
refresh 在 这 1024 地址 结合体 的 a0 至 a9 必须 是 执行 每 16 ms 使用:
•
RAS
-仅有的 refresh:
RAS
是 asserted 当
xCAS
是 使保持 高. 各自 的 这 1024 rows 必须 是 strobed. 输出 仍然是 高 impedence.
• hidden refresh:
xCAS
是 使保持 低 当
RAS
是 toggled. 输出 仍然是 低 impedence 和 previous 有效的 数据.
•
CAS
-在之前-
RAS
refresh (cbr): 在 least 一个
xCAS
是 asserted 较早的 至
RAS
. refresh 地址 是 发生 内部.
输出 是 高-impedence (
OE
和
我们
是 don't 小心).
• 正常的 读 或者 写 循环 refresh 这 行 正在 accessed.
这 as4c1m16f5 是 有 在 这 标准 42-管脚 塑料 soj 和 这 44/50-管脚 tsop ii 包装, 各自. 它 运作
和 一个 单独的 电源 供应 的 5v ± 0.5v. 这 设备 提供 ttl 兼容 输入 和 输出.
逻辑 块 图解
推荐 运行 情况
†
V
IL
最小值 -3.0v 为 脉冲波 widths 较少 比 5 ns.
推荐 运行 情况 应用 全部地 这个 文档 unlesss 否则 指定.
参数 标识 最小值 名义上的 最大值 单位
供应 电压
AS4C1M16F5 V
CC
4.5 5.0 5.5 V
地 0.0 0.0 0.0 V
输入 电压
AS4C1M16F5 V
IH
2.4 – V
CC
V
V
IL
–0.5
†
–0.8v
包围的 运行 温度
商业的
T
一个
0–70
°C
工业的 -40 – 85
RAS时钟
发生器
Refresh
控制
1024 × 1024 × 16
排列
(16,777,216)
sense 放大
A0
A1
A2
A3
A4
A5
A6
A7
V
CC
地
地址 缓存区
A8
行 解码器
column 解码器
基质 偏差
发生器
数据
DQ
缓存区
OE
RAS
UCAS
我们时钟
发生器
我们
LCAS
DQ1至 dq16
CAS时钟
发生器
A9
: 点此下载
