16mb: x16 它 sdram micron 技术, inc., reserves 这 正确的 至 改变 产品 或者 规格 没有 注意.
16msdramx16it.p65
–
rev. 5/99 ©1999, micron 技术, 公司
5
16mb: x16
它 sdram
管脚 描述
管脚 号码 标识 类型 描述
35 CLK 输入 时钟: clk 是 驱动 用 这 系统 时钟. 所有 sdram 输入 信号 是
抽样 在 这 积极的 边缘 的 clk. clk 也 increments 这 内部的
burst 计数器 和 控制 这 输出 寄存器.
34 CKE 输入 时钟 使能: cke activates (高) 和 deactivates (低) 这 clk
信号. deactivating 这 时钟 提供 precharge 电源-向下
和 自 refresh 行动 (所有 banks 空闲), 起作用的 电源-向下
(行 起作用的 在 也 bank) 或者 时钟 suspend 运作 (burst/进入
在 progress). cke 是 同步的 除了 之后 这 设备 enters 电源-
向下 和 自 refresh 模式, 在哪里 cke 变为 异步的 直到
之后 exiting 这 一样 模式. 这 输入 缓存区, 包含 clk, 是
无能 在 电源-向下 和 自 refresh 模式, 供应 低
备用物品 电源. cke 将 是 系 高.
18 CS# 输入 碎片 选择: cs# 使能 (注册 低) 和 使不能运转 (注册
高) 这 command 解码器. 所有 commands 是 masked 当 cs# 是
注册 高. cs# 提供 为 外部 bank 选择 在 系统
和 多样的 banks. cs# 是 考虑 部分 的 这 command 代号.
15, 16, 17 We#, cas#, 输入 command 输入: ras#, cas# 和 we# (along 和 cs#) 定义 这
RAS# command 正在 entered.
14, 36 dqml, 输入 输入/输出 掩饰: dqm 是 一个 输入 掩饰 信号 为 写 accesses 和 一个
DQMH 输出 使能 信号 为 读 accesses. 输入 数据 是 masked 当
dqm 是 抽样 高 在 一个 写 循环. 这 输出 缓存区 是
放置 在 一个 高-z 状态 (二-时钟 latency) 当 dqm 是 抽样
高 在 一个 读 循环. dqml corresponds 至 dq0-dq7; dqmh
corresponds 至 dq8-dq15.
dqml 和 dqmh 是 考虑 一样 状态 当 关联 作 dqm.
19 B一个 输入 bank 地址 输入: ba 定义 至 这个 bank 这 起作用的, 读,
写 或者 precharge command 是 正在 应用. ba 是 也 使用 至
程序 这 twelfth 位 的 这 模式 寄存器.
21-24, 27-32, 20 a0-a10 输入 地址 输入: a0-a10 是 抽样 在 这 起作用的 command
(行-地址 a0-a10) 和 读/写 command (column-地址 a0-
a7, 和 a10 defining 自动 precharge) 至 选择 一个 location 输出 的
这 512k 有 在 这 各自的 bank. a10 是 抽样 在 一个
precharge command 至 决定 如果 所有 banks 是 至 是 precharged
(a10 高). 这 地址 输入 也 提供 这 运算-代号 在 一个
加载 模式 寄存器 command.
2, 3, 5, 6, 8, 9, dq0- 输入/ 数据 i/os: 数据 总线.
11, 12, 39, 40, 42, DQ15 输出
43, 45, 46, 48, 49
33, 37 NC
–
非 连接: 这些 管脚 应当 是 left unconnected.
7, 13, 38, 44 V
DD
Q 供应 dq power: 提供 分开的 电源 至 dqs 为 改进 噪音 immu-
nity.
4, 10, 41, 47 V
SS
Q 供应 DQ地面: 提供 分开的 地面 至 dqs 为 改进 噪音
免除.
1, 25 V
DD
供应 电源 供应: +3.3v ±0.3v.
26, 50 V
SS
供应 地面.
: 点此下载
