coolrunner-ii cpld 家族
ds090 (v1.7) october 2, 2003
www.xilinx.com
9
初步的 产品 规格
1-800-255-7778
R
设计 安全
设计 能 是 secured 在 程序编制 至 阻止
也 意外的 overwriting 或者 模式 theft 通过 readback.
四 独立 水平 的 安全 是 提供 在-碎片,
eliminating 任何 电的 或者 visual 发现 的 配置
patterns. 这些 安全 位 能 是 重置 仅有的 用 erasing
这 全部 设备. 额外的 detail 是 omitted intentionally.
定时 模型
图示 11显示 这 coolrunner-ii cpld 定时 模型. 它
代表 一个 aspect 的 这 整体的 architecture 从 一个 tim-
ing viewpoint. 各自 little 块 是 一个 时间 延迟 那 一个 信号
将 incur 如果 这 信号 passes 通过 此类 一个 resource. tim-
ing reports 是 创建 用 tallying 这 incremental 信号
延迟 作 信号 progress 在里面 这 cpld. 软件 cre-
ates 这 定时 reports 之后 一个 设计 有 被 编排
面向 这 明确的 部分, 和 knows 这 明确的 延迟 值
为 一个 给 速 等级. equations 为 这 高等级的 水平的 tim-
ing 值 (i.e., t
PD
和 f
系统
) 是 有.Table 5
summarizes 这 单独的 参数 和 提供 一个 brief
定义 的 它们的 有关联的 功能. xilinx 应用
便条 xapp375 详细信息 这 coolrunner-ii cpld 家族 tim-
ing 和 一些 examples.
图示 9:
macrocell 时钟 chain 和 dualedge 选项 显示
图示 10:
coolclock 创建 用 cascading clock 分隔物 和 dualedge 选项
GCK0
GCK1
GCK2
clk_ct
PTC
PTC
ds090_09_121201
d/t
CE
CK
FIF
获得
DualEDGE
Q
✓
GCK0
GCK1
GCK2
CTC
PTC
PTC
ds090_10_121201
d/t
CE
CK
FIF
获得
DualEDGE
Q
时钟
在
÷
2
÷
4
÷
6
÷
8
÷
10
÷
12
÷
14
÷
16
GCK2
synch 重置
synch rst
✓
: 点此下载
