coolrunner-ii cpld 家族
ds090 (v2.5) 六月 28, 2005
www.xilinx.com
3
产品 规格
R
architecture 描述
coolrunner-ii cpld 是 一个 高级地 uniform 家族 的 快, 低
电源 cplds. 这 underlying architecture 是 一个 传统的
cpld architecture 结合 macrocells 在 函数
blocks (fbs) interconnected 和 一个 global routing 矩阵变换,
这 xilinx 先进的 interconnect 矩阵变换 (aim). 这 func-
tion blocks 使用 一个 可编程序的 逻辑 排列 (pla) config-
uration 这个 准许 所有 产品 条款 至 是 routed 和
shared among 任何 的 这 macrocells 的 这 fb. 设计 软-
ware 能 efficiently synthesize 和 优化 逻辑 那 是
subsequently 合适 至 这 fbs 和 连接 和 这 能力 至
utilize 一个 非常 高 percentage 的 设备 resources. 设计
改变 是 容易地 和 automatically managed 用 这 软-
ware, 这个 exploits 这 100% routability 的 这 程序-
mable 逻辑 排列 在里面 各自 fb. 这个 极其 强健的
building 块 delivers 这 工业’s 最高的 引脚 reten-
tion, 下面 非常 broad 设计 情况. 这 architecture
将 是 explained 用 expanding 这 detail 作 我们 discuss 这
underlying 函数 blocks, 逻辑 和 interconnect.
这 设计 软件 automatically manages 这些 设备
resources 所以 那 用户 能 表示 它们的 设计 使用
完全地 generic constructs 没有 知识 的 这些
architectural 详细信息. 更多 先进的 用户 能 引领 advan-
tage 的 这些 详细信息 至 更多 thoroughly understand 这
软件’s choices 和 直接 它的 结果.
图示 1显示 这 高-水平的 architecture 凭此 func-
tion blocks 连结 至 管脚 和 interconnect 至 各自 其它
在里面 这 内部的 interconnect 矩阵变换. 各自 fb 包含 16
macrocells. 这 bsc path 是 这 jtag boundary scan con-
表格 4:
coolrunner-ii cpld 家族 特性
XC2C32
XC2C32A XC2C64
XC2C64A
XC2C128
XC2C256
XC2C384
XC2C512
ieee 1532
✓✓✓✓✓✓✓✓
i/o banks 12122244
时钟 分隔 - - - -
✓✓✓✓
dualedge 寄存器
✓✓✓✓✓✓✓✓
DataGATE - - - -
✓✓✓✓
LVTTL
✓✓✓✓✓✓✓✓
lvcmos33, 25, 18,
和 15
(1)
✓✓✓✓✓✓✓✓
sstl2_1 - - - -
✓✓✓✓
sstl3_1 - - - -
✓✓✓✓
hstl_1 - - - -
✓✓✓✓
configurable 地面
✓✓✓✓✓✓✓✓
quadruple 数据
安全
✓✓✓✓✓✓✓✓
打开 流 输出
✓✓✓✓✓✓✓✓
hot plugging
✓✓✓✓✓✓✓✓
施密特 输入
✓✓✓✓✓✓✓✓
(1) lvcmos15 需要 这 使用 的 施密特-触发 输入.
: 点此下载
