coolrunner-ii cpld 家族
ds090 (v2.5) 六月 28, 2005
www.xilinx.com
5
产品 规格
R
Macrocell
这 coolrunner-ii cpld macrocell 是 极其 效率高的
和 streamlined 为 逻辑 creation. 用户 能 开发 总
的 产品 (sop) 逻辑 expressions 那 comprise 向上 至 40
输入 和 span 56 产品 条款 在里面 一个 单独的 函数
块. 这 macrocell 能 更远 联合的 这 sop expres-
sion 在 一个 xor 门 和 另一 单独的 p-期 expres-
sion. 这 结果 逻辑 expression’s 极性 是 也
可选择的. 作 好, 这 逻辑 函数 能 是 pure combina-
torial 或者 注册, 和 这 存储 元素 运行
selectably 作 一个 d 或者 t flip-flop, 或者 transparent 获得. avail-
能 在 各自 macrocell 是 独立 selections 的 glo-
bal, 函数 块 水平的 或者 local p-期 获得 clocks, sets,
resets, 和 输出 使能. 各自 macrocell flip-flop 是 con-
figurable 为 也 单独的 边缘 或者 dualedge clocking, pro-
viding 也 翻倍 数据 比率 能力 或者 这 能力 至
distribute 一个 slower 时钟 (因此 节省 电源). 为 单独的
边缘 clocking 或者 闭锁, 也 时钟 极性 将 是
选择 每 macrocell. coolrunner-ii macrocell 详细信息 是
显示 在图示 3. 便条 那 在图示 4, 标准 逻辑
symbols 是 使用 除了 这 trapezoidal multiplexers 有
输入 选择 从 statically 编写程序 配置
选择 线条 (不 显示). xilinx 应用 便条 xapp376
给 一个 详细地 explanation 的 如何 逻辑 是 创建 在 这
coolrunner-ii cpld 家族.
当 配置 作 一个 d-类型 flip-flop, 各自 macrocell 有
一个 optional 时钟 使能 信号 permitting 状态 支撑 当 一个
时钟 runs freely. 便条 那 控制 条款 (ct) 是 有
至 是 shared 为 关键 功能 在里面 这 fb, 和 是 gener-
ally 使用 whenever 这 精确的 一样 逻辑 函数 将 是
repeatedly 创建 在 多样的 macrocells. 这 ct 产品
条款 是 有 为 fb clocking (ctc), fb asynchro-
nous 设置 (cts), fb 异步的 重置 (ctr), 和 fb 输出-
放 使能 (cte).
任何 macrocell flip-flop 能 是 配置 作 一个 输入 regis-
ter 或者 获得, 这个 takes 在 这 信号 从 这 macrocell’s
i/o 管脚, 和 直接地 驱动 这 aim. 这 macrocell combina-
tional 符合实际 是 retained 为 使用 作 一个 buried 逻辑 node
如果 需要. f
Toggle
是 这 最大 时钟 频率 至 这个
一个 t flip-flop 能 reliably toggle.
先进的 interconnect 矩阵变换 (aim)
这 先进的 interconnect 矩阵变换 是 一个 高级地 连接
低 电源 迅速 转变. 这 aim 是 directed 用 这 软件
至 deliver 向上 至 一个 设置 的 40 信号 至 各自 fb 为 这 cre-
ation 的 逻辑. 结果 从 所有 fb macrocells, 作 好 作, 所有
管脚 输入 circulate 后面的 通过 这 aim 为 额外的 con-
nection 有 至 所有 其它 fbs 作 dictated 用 这 设计
图示 3:
coolrunner-ii cpld macrocell
GCK0
GCK1
GCK2
CTC
PTC
PTC
ds090_03_121201
49 p-条款
至 pta, ptb, ptc 的
其它 macrocells
ctc, ctr,
cts, cte
从 aim
4 p-条款
PTA
直接 输入
从
i/o 块
反馈
至 aim
PTB
PTC
pla 或者 期
PTA
CTS
GSR
地
地
V
CC
R
d/t
CE
CK
FIF
获得
DualEDGE
Q
S
40
至 i/o 块
PTA
CTR
GSR
地