4
8 meg x 8 edo dram micron 技术, inc., reserves 这 正确的 至 改变 产品 或者 规格 没有 注意.
d20_2.p65 – rev. 5/00 ©2000, micron 技术, 公司
8 meg x 8
edo dram
覆盖 所有 rows. 这 cbr refresh 循环 将 invoke 这
内部的 refresh 计数器 为 自动 ras# 地址-
ing. alternatively, ras#-仅有的 refresh 能力 是
本质上 提供. 不管怎样, 和 这个 方法, 一些
兼容性 issues 将 变为 apparent. 为 ex-
ample, 两个都 c2 和 p4 版本 需要 4,096 cbr
refresh 循环, 还 各自 需要 一个 不同的 号码 的
ras#-仅有的 refresh 循环 (c2 = 4,096 和 p4 =
8,192). 电子元件工业联合会 strongly 推荐 这 使用 的 cbr
refresh 为 这个 设备.
一个 optional 自 refresh 模式 是 也 有 在 这
“s” 版本. 这 自 refresh 特性 是 initiated 用
performing 一个 cbr refresh 循环 和 支持 ras#
低 为 这 指定
t
rass. 这 “s” 选项 准许 为
一个 扩展 时期 的 128ms, 或者 31.25µs 每 行 为 一个
4k refresh 和 15.625µs 每 行 为 一个 8k refresh, 当
使用 一个 distributed cbr refresh. 这个 refresh 比率 能
是 应用 在 正常的 运作, 作 好 作 在
一个 备用物品 或者 电池 backup 模式.
这 自 refresh 模式 是 terminated 用 驱动 ras#
高 为 一个 最小 时间 的
t
rps. 这个 延迟 准许 为
这 completion 的 任何 内部的 refresh 循环 那 将
是 在 处理 在 这 时间 的 这 ras# 低-至-高
转变. 如果 这 dram 控制 使用 一个 distributed
cbr refresh sequence, 一个 burst refresh 是 不 必需的
在之上 exiting 自 refresh. 不管怎样, 如果 这 dram
控制 运用 一个 ras#-仅有的 或者 burst cbr refresh
sequence, 所有 1,024 rows 必须 是 refreshed 使用 一个
最小
t
rc refresh 比率 较早的 至 resuming 正常的
运作.
edo 页 模式 (持续)
其它 循环, 这 输出 是 无能 在
t
止 时间 之后
ras# 和 cas# 是 高 或者 在
t
whz 之后 we# transi-
tions 低. 这
t
止 时间 是 关联 从 这 rising
边缘 的 ras# 或者 cas#, whichever occurs last. we# 能
也 执行 这 函数 的 disabling 这 输出
驱动器 下面 确实 情况, 作 显示 在 图示 2.
edo-页-模式 行动 是 总是 initiated
和 一个 行 地址 strobed 在 用 这 ras# 信号,
followed 用 一个 column 地址 strobed 在 用 cas#,
just 像 为 单独的 location accesses. 不管怎样, subse-
quent column locations 在里面 这 行 将 然后 是
accessed 在 这 页 模式 循环 时间. 这个 是 accom-
plished 用 cycling cas# 当 支持 ras# 低 和
进去 新 column 地址 和 各自 cas# 循环.
returning ras# 高 terminates 这 edo-页-模式
运作.
dram refresh
这 供应 电压 必须 是 maintained 在 这 speci-
fied 水平, 和 这 refresh (所需的)东西 必须 是 符合 在
顺序 至 retain 贮存 数据 在 这 dram. 这 refresh
(所需的)东西 是 符合 用 refreshing 所有 8,192 rows (p4)
或者 所有 4,096 rows (c2) 在 这 dram 排列 在 least once
每 64ms. 这 推荐 程序 是 至 execute
4,096 cbr refresh 循环, 也 uniformly 排列 或者
grouped 在 bursts, 每 64ms. 这 mt4lc8m8p4 在-
ternally refreshes 二 rows 为 每 cbr 循环, whereas
这 mt4lc8m8c2 refreshes 一个 行 为 每 cbr
循环. 所以 和 也 设备, executing 4,096 cbr 循环
V
V
IH
IL
CAS#
V
V
IH
IL
RAS#
V
V
IH
IL
地址
行 column (一个)
don’t 小心
未阐明的
V
V
IH
IL
WE#
V
V
IOH
IOL
打开
DQ
t
WPZ
这 dqs go 至 高-z 如果 we# falls 和, 如果
t
wpz 是 符合,
将 仍然是 高-z 直到 cas# 变得 低 和
we# 高 (i.e., 直到 一个 读 循环 是 initiated).
V
V
IH
IL
OE#
有效的 数据 (b)
t
WHZ
we# 将 是 使用 至 使不能运转 这 dqs 至 prepare
为 输入 数据 在 一个 early 写 循环. 这 dqs
将 仍然是 高-z 直到 cas# 变得 低 和
we# 高 (i.e., 直到 一个 读 循环 是 initiated).
t
WHZ
column (d)
有效的 数据 (一个)
column (b)
column (c)
输入 数据 (c)
图示 2
we# 控制 的 dqs
: 点此下载
