E
3 volt advanced+ 激励 块
11
产品 预告(展)
3.0 principles 的 运作
这 3 volt advanced+ 激励 块 flash 记忆
家族 运用 一个 cui 和 automated algorithms 至
使简化 程序 和 擦掉 行动. 这 cui
准许 为 100% cmos
-
水平的 控制 输入 和
fixed 电源 供应 在 erasure 和
程序编制.
这 内部的 wsm 完全地 automates 程序
和 擦掉 行动 当 这 cui 信号 这 开始
的 一个 运作 和 这 状态 寄存器 reports
状态. 这 cui handles 这 we# 接口 至 这
数据 和 地址 latches, 作 好 作系统 状态
requests 在 wsm 运作.
3.1 总线 运作
这 3 volt advanced+ 激励 块 flash 记忆
设备 读, 程序 和 擦掉 在
-
系统 通过 这
local cpu 或者 微控制器. 所有 总线 循环 至 或者
从 这 flash 记忆 遵从 至 标准
微控制器 总线 循环. 四 控制 管脚 dictate
这 数据 流动 在 和 输出 的 这 flash 组件:
ce#, oe#, we# 和 rp#. 这些 总线 行动
是 summarized 在 表格 3.
3.1.1 读
这 flash 记忆 有 四 读 模式 有:
读 排列, 读 配置, 读 状态 和 读
query. 这些 模式 是 accessible 独立 的
这 v
PP
电压. 这 适合的 读 模式
command 必须 是 issued 至 这 cui 至 enter 这
相应的 模式. 在之上 最初的 设备 电源
-
向上
或者 之后 exit 从 重置, 这 设备 automatically
defaults 至 读 排列 模式.
ce# 和 oe# 必须 是 驱动 起作用的 至 获得 数据
在 这 输出. ce# 是 这 设备 选择 控制;
当 起作用的 它 使能 这 flash 记忆 设备.
oe# 是 这 数据 输出 控制 和 它 驱动 这
选择 记忆 数据 面向 这 i/o 总线. 为 所有 读
模式, we# 和 rp# 必须 是 在 v
IH
. 图示 9
illustrates 一个 读 循环.
3.1.2 输出 使不能运转
和 oe# 在 一个 逻辑
-
高 水平的 (v
IH
), 这 设备
输出 是 无能. 输出 管脚 是 放置 在 一个
高
-
阻抗 状态.
3.1.3 备用物品
deselecting 这 设备 用 bringing ce# 至 一个 逻辑
-
高 水平的 (v
IH
) places 这 设备 在 备用物品 模式,
这个 substantially 减少 设备 电源
消耗量 没有 任何 latency 为 subsequent
读 accesses. 在 备用物品, 输出 是 放置 在 一个
高-阻抗 状态 独立 的 oe#. 如果
deselected 在 程序 或者 擦掉 运作, 这
设备 持续 至 consume 起作用的 电源 直到 这
程序 或者 擦掉 运作 是 完全.
表格 3. 总线 行动
(1)
模式 便条 RP# CE# OE# WE# DQ
0
–7
DQ
8-15
读 (排列, 状态,
配置, 或者 query)
2-4 V
IH
V
IL
V
IL
V
IH
D
输出
D
输出
输出 使不能运转 2 V
IH
V
IL
V
IH
V
IH
高 z 高 z
备用物品 2 V
IH
V
IH
X X 高 z 高 z
重置 2,7 V
IL
X X X 高 z 高 z
写 2,5-7 V
IH
V
IL
V
IH
V
IL
D
在
D
在
注释:
1. 8-位 设备 使用 仅有的 dq[0:7], 16-位 设备 使用 dq[0:15]
2. x 必须 是 v
IL
, v
IH
为 控制 管脚 和 地址.
3. 看
直流 特性
为 v
PPLK
, v
PP1
, v
PP2
, v
PP3
, 电压.
4. 生产者 和 设备 代号 将 也 是 accessed 在 读 配置 模式 (一个
1
–A
20
= 0). 看 表格 4.
5. 谈及 至 表格 5 为 有效的 d
在
在 一个 写 运作.
6. 至 程序 或者 擦掉 这 lockable blocks, 支撑 wp# 在 v
IH
.
7. rp# 必须 是 在 地
±
0.2 v 至 满足 这 最大 深的 电源-向下 电流 指定.
: 点此下载
