10
fn9134.1
fb1, fb2, fb3
这些 相似物 输入 管脚 是 使用 至 设置 它们的 各自的
调整器 输出 电压. 一个 resi贮存 分隔物 从 这 输出
至 地 是 对照的 至 一个 涉及 电压 (0.6v 为 out1
和 out3; refin 管脚 为 out2). 这 补偿
组件 也 连接 至 这些 管脚.
ugate1, ugate2
这些 输出 管脚 提供 这 门 驱动 为 这 upper
mosfets 的 out1 和 out2 各自; 这 电压
comes 从 它的 自举 管脚, 典型地 12v (minus 这 二极管
漏出) 在之上 这 vcc12 管脚.
LG在E1,LG在E2
这些 输出 管脚 提供 这 门 驱动 为 这 更小的
mosfets 的 out1 和 out2 各自; 这 电压
comes 从 vcc12.
boot1, boot2
这些 管脚 喂养 这 自举 电压 (externally 发生
和 一个 二极管 和 一个 电容) 至 这 upper mosfets,
通过 这 ugate 管脚. 也 激励 管脚 能 是 连接
直接地 至 一个 电源 供应 instead (但是 仅有的 如果 这 vin 电压
的 这 调整器 是 sufficiently 更小的 比 那 供应, 此类
那 这 fets 有 足够的 门-源 电压).
REFIN
这个 相似物 输入 是 使用 作 这 涉及 电压 为 out2
(这 错误 放大器 比较 它 至 这 反馈 电阻
分隔物). 这个 电压 是 也 喂养 在 一个 缓存区, 这个 是 输出
在 这 refout 管脚.
refout (vtt 缓存区)
这个 相似物 输出 提供 一个缓冲 版本 的 这 refin
输入, 至 是 使用 用 其它 ic’s 在 这 系统. 在 这 ddr
模式, 在哪里 vtt 是 发生 从 vddq, 这个 输出 能
是 使用 作 一个 vtt 缓存区.
在 增加, 它 能 是 使用 至 选择 这 阶段 relationship,
但是 它 使不能运转 这 缓存区 在 那 情况 (看 表格 1). tying 它 至
vcc (5v) 选择 0 degrees 阶段 (在 也 模式); leaving
它 打开 (在哪里 它 能 也 是 使用 作 一个 涉及 输出)
选择 90 degrees 阶段 (在 ddr 模式) 和 180 degrees
阶段 (在 独立 模式). 一个 电容 至 地 是
推荐 为 稳固 (看 应用 仔细考虑).
VREF
这个 相似物 输出 管脚 是 一个 3.3v 涉及, 这个 能 是
使用 用 这个 ic (或者 其他) 作 一个 电压 涉及. 一个
电容 至 地 是 推荐 为 稳固 (看
应用 仔细考虑).
DRIVE3
这个 管脚 驱动 这 门 的 一个 外部 n-频道 场效应晶体管,
为 out3, 这个 是 一个 直线的 调整器.
PGOOD
这个 数字的 输出 是 一个 打开-流 拉-向下 设备. 当
电源 是 第一 应用 至 这 ic, 这 输出 是 牵引的 低, 为
电源 “not good”. 之后 所有 3 所以ft-开始 管脚 完全 它们的
ramp 向上 和 非 faults (非 short 发现 在 切换器) 这
电源 是 考虑 “good”, 和 这 输出 管脚 是 高-
阻抗 (至 是 牵引的 向上 至 一个 逻辑 高 水平的 和 一个
外部 拉-向上 电阻). 看 这 pgood 部分 下面
函数的 描述 为 更多 详细信息.
fs/同步
这个 输入 准许 这 用户 至 调整 这 内部的 振荡器
使用 为 这 pwm 输出; 一个 拉-向下 电阻 将 速 向上
这 振荡器. 在 增加, 一个 数字的 时钟 信号 能 是 喂养 在
这个 输入, 在 顺序 至 同步 它的 时钟 和 这 外部 一个;
这个 准许 这 时钟 edges 至 线条 向上 在 一个 方法 那 won’t
干涉 和 各自.
引脚 便条:
便条 那 这 管脚 顺序 的 ugate2 和 boot2 是 不同的 在 这
二 包装, 预定的 至 使牢固结合 optimization. 这 qfn 包装 也
adds 一个 extra vcc12 和 pgnd 管脚, 和 有 额外的 非
连接 管脚.
函数的 描述
Overview
那里 是 二 单独的-阶段 同步的 buck 转换器,
和 一个 直线的 调整器. 除了 为 一个 一般 时钟, 这 二
pwm regulators 是 独立. 谈及 至 计算数量 2 和 3
为 一个 快 discussion 的 这 电路. 这 正确的 一侧 的 这
图解 显示 这 3 输出 stages 和 它们的 组件;
各自 切换器 有 一个 upper 和更小的 场效应晶体管, 输入 电容,
自举 二极管 和 电容, 一个 lc 输出 过滤, 和 一个
optional snubber.
这 3rd 调整器 (out3) 是 一个 直线的, 和 一个 外部 nfet,
输入 和 输出 电容. 这 输出 电压 是 分隔 至
fb3, 和 对照的 至 一个 内部的 0.6v 涉及. 一个 rc 是
使用 为 补偿.
这 left 一侧 的 这 图解 显示 这 各种各样的 控制 和
程序编制 组件. 各自 切换器 有 一个 补偿
网络 为 稳固 那 包含 这 输出 电阻 分隔物.
vref 和 refout 能 是 使用 作 涉及 电压. 那里
是 三 ss/en 管脚 至 设置 这 所以ft-星t ramp 的 各自 输出,
和 一个 pgood 输出 至 信号 当 它们 是 所有 完毕. 这
fs_同步 管脚 准许 选项 为 这 振荡器 频率. 各自
的 这些 特性 将 是 描述在 更多 detail, 也 在 这
函数的 描述 或者 这 应用 仔细考虑.
这 第一 调整器 (out1) 有 一个 内部的 0.6v 涉及. 至
设置 这 输出 电压 水平的, 连接 一个 电阻 分隔物
在 vout1 和 fb1.
这 第二 调整器 (out2) 需要 一个 外部 涉及
连接 至 refin. 为 ddr 记忆 产品
(图示 2), 连接 一个 分隔-用-二 电阻 分隔物 从
vout1 至 地面 和 这 中心要点 连接 至 refin.
ISL6534
: 点此下载
