11
fn9134.1
这个 导致 vout2 至 追踪 vout1 在 一个-half 它的 值.
连接 vout2 至 fb2 (通过 这 补偿 电阻).
一个 缓冲 copy 的 refin 是 提供 在 refout.
为 独立 模式 运作 在 out2 (图示 3), 一个 3.3v
涉及 是 提供 在 vref 这个 能 是 使用 直接地, 或者
分隔 向下 为 refin. 一个 电阻 分隔物 从 vout2 至
fb2 sets 这 输出 电压.
运算的 模式
表格 1 显示 如何 至 选择 这 各种各样的 模式 和 phasing
在 这 二 切换 regulators.
ddr 模式 是 选择 用 连接 这 ss2/en2 管脚 至
vcc (5v). 在 这个 模式, ss1/en1 是 使用 至 使能 和 软-
开始 两个都 out1 和 out2 (便条 那 仅有的 一个 单独的 30µa
电流 源 是 charging 一个 single 软-开始 电容). 在
增加, vout1 (通常地 分隔 用 2) 能 是 使用 作 这
refin 为 out2. vout1 是 常常 使用 作 vin2 (特别
当 这 vout2 电流 是 低 足够的) 虽然 它 是 不
需要. 和 out2 做 准许 两个都 sinking 和 sourcing
的 电流 为 这 ddr.
为 独立 模式, ss2/en2 是 不 连接 至 vcc.
instead 它 是 连接 至 一个 软-开始 电容 至 地,
类似的 至 ss1/en1. 这 电容 将 ramp 各自 输出
independently, 和 各自 能 是 转变 止 用 拉 它的
ss/en 管脚 至 地; releasing 将 开始 一个 新 软-开始 ramp.
ss3/en3 是 也 独立 的 这 第一 二. 作 explained
早期, 一个 电容 能 是 shared 用 更多 比 一个
ss/en 管脚.
至 选择 这 阶段 变换 在 频道 1 和 2, 这
refout 管脚 是 使用. 系 它 至 这 vcc 管脚 至 得到 0 degrees
在 也 模式 (这个 意思 两个都 切换器 是 在 阶段). 在
这个 情况, 这 refout 管脚是 不 有 为 使用
elsewhere; 这 缓存区 是 无能. leave refout 打开
(驱动 至 whatever 电压 是 有提供的 在 refin) 和 它
选择 90 degrees 在 这 ddr 模式, 或者 180 degrees 在
独立 模式; refout 能 是 使用 作 一个 涉及 在
这个 情况. 这 有利因素 的 阶段 变换 是 至 保持 这
切换 电流 尖刺 从 lining 向上 至 create 甚至 高等级的
噪音, 或者 interaction 在 这 途径; 它 也 减少
这 rms 电流 通过 这 输入 电容, 准许 更少的
caps 至 是 运用. 不管怎样, 取决于 在 这 vout 至
vin ratios 的 两个都, 那里 是非 保证 那 opposite edges
might 不 线条 向上, 取决于 在这 职责 循环; 所以 这 用户
应当 审查 为 那 possibility.
图示 4 显示 这 阶段. 这 rising 边缘 的 lgate1
(lg1) 和 lgate2 (lg2) 是 fixed; 这 阶段 区别 是
相关的 至 这 rising edges. 这 下落 边缘 的 各自 是 这
能变的 一个 (决定 用 这 职责 循环). lg1 是 显示
和 一个 脉冲波 宽度 shorter 比 lg2; 这个 是 just 一个 arbitrary
例子, 和 它 做 不 影响 这 rising edges.
输出 规章制度
这 基本 pwm 调整器 电压 是 通常地 设置 向上 作
跟随: fb 和 这 内部的 涉及 是 这 二 输入 至
这 错误 放大器, 这个 是 强迫 至 是 equal. 这 输出
电压 是 externally 分隔 向下 至 这 fb 管脚, 至 equal 这
涉及. 在 这 isl6534, vout1 使用 一个 内部的 0.6v
涉及; vout2 使用 一个 外部 refin 管脚 为 这
涉及. 那里 是 许多 变化 的 这 在之上,
特别 当 这 模式 (独立 或者 ddr) 是 也
考虑. 在下 是 一些 的 这 具体情况 那 能 是 使用,
along 和 这 有利因素 或者 disadvantages 的 各自.
这 下列的 计算数量 显示 这 补偿 电路 为
vout1 和 vout2; 它们 包含 一个 全部 类型 3 补偿
网络. 也 显示 是 这 电阻 分隔物 为 refin.
一些 注释:
1. 这 标记 的 这 resistors 将 不 相一致 其它
图解; 它们 应当 是 使用 just 为 这 equations
包含.
2. 这 vref 管脚 (名义上的 3.3v) 是 assumed here, 但是 任何
其它 适合的 fixed 电压 涉及 能 是 使用 作
refin 为 out2.
3. 一个 百分比 (或者 更好的) 电阻器 是 典型地 使用 为
这些 电阻 dividers; 这 整体的 系统 精度
取决于 直接地 在之上 它们. 精确的 ratios 是 不 总是
可能, 预定的 至 这 限制 值 的 标准 电阻器
有; 这些 errors 必须 也 是 增加 至 这
容忍.
表格 1. 模式 和 阶段 选择
模式 en_ss2 REFOUT pwm1/2 ch1/2
ddr vcc VCC 0 deg en1/ss1 使能
ch1 和 ch2
DDR VCC 打开 90 deg “
独立 ss2 cap VCC 0 deg en1/ss1 为 ch1;
en2/ss2 为 ch2
独立 ss2 cap 打开 180 deg “
图示 4. 阶段 的 lg2 和 遵守 至 rising 边缘
的 lg1
LG1
lg2 (0 deg)
lg2 (90 deg)
lg2 (180 deg)
0
90 180 270 0
ISL6534
: 点此下载
