CY22381
文档 #: 38-07012 rev. *d 页 5 的 8
切换 特性
参数 名字 描述 最小值 典型值 最大值 单位
1/t
1
输出 频率
[3, 4]
时钟 输出 限制, 商业的 – – 200 MHz
时钟 输出 限制, 工业的 – – 166 MHz
t
2
输出 职责 循环
[3, 5]
职责 循环 为 输出, 定义 作 t
2
÷
t
1
,
Fout < 100 mhz, 分隔物 >= 2, 量过的
在 v
DD
/2
45% 50% 55%
职责 循环 为 输出, 定义 作 t
2
÷
t
1
,
Fout > 100 mhz 或者 分隔物 = 1, 量过的
在 v
DD
/2
40% 50% 60%
t
3
rising 边缘 回转 比率
[3]
输出 时钟 上升 时间, 20% 至 80% 的 v
DD
0.75 1.4 – v/ns
t
4
下落 边缘 回转 比率
[3]
输出 时钟 下降 时间, 20% 至 80% 的 v
DD
0.75 1.4 – v/ns
t
5
输出 三-状态 定时
[3]
时间 为 输出 至 enter 或者 leave
三-状态 模式 之后 关闭
/oe
switches
– 150 300 ns
t
6
时钟 jitter
[3, 6]
顶峰-至-顶峰 时期 jitter, clk 输出
量过的 在 v
DD
/2
– 200 – ps
t
7
锁 时间
[3]
pll 锁 时间 从 电源-向上 – 1.0 3 ms
切换 波形
注释:
4. 有保证的 至 满足 20% – 80% 输出 门槛 和 职责 循环 规格.
5. 涉及 输出 职责 循环 取决于 在 xtalin 职责 循环.
6. jitter varies significantly 和配置. 涉及 输出 jitter 取决于 在 xtalin jitter 和 边缘 比率.
t
1
输出
t
2
t
3
t
4
所有 输出, 职责 cycle 和 上升/下降 时间
t
5
OE
所有
输出
t
5
输出 三-状态 定时
三-状态
clk 输出 jitter
CLK
输出
t
6
: 点此下载
