AD7302
–3–
rev. 0
定时 特性
1, 2
限制 在 t
最小值
, t
最大值
参数 (b 版本) 单位 情况/comments
t
1
0 ns 最小值 地址 至 写 建制 时间
t
2
0 ns 最小值 地址 有效的 至 写 支撑 时间
t
3
0 ns 最小值 碎片 选择 至 写 建制 时间
t
4
0 ns 最小值 碎片 选择 至 写 支撑 时间
t
5
20 ns 最小值 写 脉冲波 宽度
t
6
15 ns 最小值 数据 建制 时间
t
7
4.5 ns 最小值 数据 支撑 时间
t
8
20 ns 最小值 写 至
LDAC
建制 时间
t
9
20 ns 最小值
LDAC
脉冲波 宽度
t
10
20 ns 最小值
CLR
脉冲波 宽度
注释
1
样本 测试 在 +25
°
c 至 确保 遵从. 所有 输入 信号 是 指定 和 tr = tf = 5 ns (10% 至 90% 的 v
DD
) 和 安排时间 从 一个 电压 水平的 的
(v
IL
+ v
IH
)/2. tr 和 tf 应当 不 超过 1
µ
s 在 任何 数字的 输入.
2
看 图示 1.
一个
/b
CS
WR
D7–D0
LDAC
CLR
t
1
t
2
t
4
t
3
t
5
t
6
t
7
t
8
t
10
t
9
图示 1. 定时 图解 为 并行的 数据 写
(v
DD
= +2.7 v 至 +5.5 v; 地 = 0 v; 涉及 = 内部的 v
DD
/2 涉及;
所有 规格 t
最小值
至 t
最大值
除非 否则 指出)
: 点此下载
