首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:251579
 
资料名称:AD974AN
 
文件大小: 202.6K
   
说明
 
介绍:
4-Channel, 16-Bit, 200 kSPS Data Acquisition System
 
 


: 点此下载
  浏览型号AD974AN的Datasheet PDF文件第1页
1
浏览型号AD974AN的Datasheet PDF文件第2页
2

3
浏览型号AD974AN的Datasheet PDF文件第4页
4
浏览型号AD974AN的Datasheet PDF文件第5页
5
浏览型号AD974AN的Datasheet PDF文件第6页
6
浏览型号AD974AN的Datasheet PDF文件第7页
7
浏览型号AD974AN的Datasheet PDF文件第8页
8
浏览型号AD974AN的Datasheet PDF文件第9页
9
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
rev. 一个 –3–
AD974
一个 等级 b 等级
参数 情况 最小值 典型值 最大值 最小值 典型值 最大值 单位
数字的 输出
数据 format 串行 16 位
数据 编码 笔直地 二进制的
V
OL
I
下沉
= 1.6 毫安 +0.4 +0.4 V
V
OH
I
= 500
µ
A+4 +4 V
输出 电容 高-z 状态 15 15 pF
泄漏 电流 高-z 状态
V
输出
= 0 v 至 v
DIG
±
5
±
5
µ
一个
电源 供应
指定 效能
V
DIG
+4.75 +5 +5.25 +4.75 +5 +5.25 V
V
ANA
+4.75 +5 +5.25 +4.75 +5 +5.25 V
I
DIG
4.5 4.5 毫安
I
ANA
14 14 毫安
电源 消耗
pwrd 低 120 120 mW
pwrd 高 50 50
µ
W
温度 范围
指定 效能 T
最小值
至 t
最大值
–40 +85 –40 +85
°
C
注释
1
lsb 意思 least 重大的 位. 和 一个
±
10 v 输入, 一个 lsb 是 305
µ
v.
2
典型 rms 噪音 在 worst 情况 transitions 和 温度.
3
全部-规模 错误 是 表示 作 这 % 区别 在 这 真实的 全部-规模 代号 转变 电压 和 这 完美的 全部-规模 转变 电压, 和 包含 这 效应
的 补偿 错误. 为 双极 输入, 这 全部-规模 错误 是 这 worst 情况 的 也 这 –full-规模 或者 +full-scale 代号 转变 电压 errors. 为 单极的 输入
范围, 全部-规模 错误 是 和 遵守 至 这 +full-规模 代号 转变 电压.
4
外部 2.5 v 涉及 连接 至 ref.
5
所有 规格 在 db 是 涉及 至 一个 全部-规模
±
10 v 输入.
6
全部-电源 带宽 是 定义 作 全部-规模 输入 频率 在 这个 信号-至-(噪音 + 扭曲量) degrades 至 60 db, 或者 10 位 的 accuracy.
7
recovers 至 指定 效能 之后 一个 2
×
fs 输入 超(电)压.
规格 主题 至 改变 没有 注意.
定时 规格
参数 标识 最小值 典型值 最大值 单位
转变 pulsewidth t
1
50 ns
r/
C
,
CS
BUSY
延迟 t
2
100 ns
BUSY
低 时间 t
3
4.0
µ
s
BUSY
延迟 之后 终止 的 转换 t
4
50 ns
aperture 延迟 t
5
40 ns
转换 时间 t
6
3.8 4.0
µ
s
acquisition 时间 t
7
1.0
µ
s
throughput 时间 t
6
+ t
7
5
µ
s
r/
C
低 至 dataclk 延迟 t
8
220 ns
dataclk 时期 t
9
220 ns
数据 有效的 建制 时间 t
10
50 ns
数据 有效的 支撑 时间 t
11
20 ns
ext. dataclk 时期 t
12
66 ns
ext. dataclk 高 t
13
20 ns
ext. dataclk 低 t
14
30 ns
r/
C
,
CS
至 ext. dataclk 建制 时间 t
15
20 t
12
+ 5 ns
r/
C
CS
建制 时间 t
16
10 ns
ext. dataclk 至 同步 延迟 t
17
15 66 ns
ext. dataclk 至 数据 有效的 延迟 t
18
25 66 ns
CS
至 ext. dataclk rising 边缘 延迟 t
19
10 ns
previous 数据 有效的 之后
CS
, r/
C
t
20
3.5
µ
s
BUSY
至 ext. dataclk 建制 时间 t
21
5ns
最终 ext. dataclk 至
BUSY
rising 边缘 t
22
1.7
µ
s
a0, a1 至
WR1
,
WR2
建制 时间 t
23
10 ns
a0, a1 至
WR1
,
WR2
支撑 时间 t
24
10 ns
WR1
,
WR2
Pulsewidth t
25
50 ns
规格 主题 至 改变 没有 notic e.
(f
S
= 200 khz, v
DIG
= v
ANA
= +5 v, –40
c 至 +85
c)
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com