rev. 0
AD9806
–7–
定时 规格
N N+1 N+2 N+3 N+4
t
INHIBIT
t
ID
t
ID
t
OD
t
H
OLD
adcclk rising 边缘 placement
N
–
0N
–
9N
–
8N
–
7N
–
6N
–
5
CCD
SHP
SHD
ADCCLK
D0
–
D9
注释:
1. shp 和 shd 应当 是 optimally 排整齐 和 这 ccd 信号. 样本 是 带去 在 这 rising edges.
2. adcclk rising 边缘 必须 出现 在 least 15ns 之后 这 rising 边缘 的 shp (
t
INHIBIT
).
3. 推荐 placement 为 adcclk rising 边缘 是 在 这 rising 边缘 的 shd 和 下落 边缘 的 shp.
4. 输出 latency 是 9 循环.
5. 起作用的 低 时钟 脉冲波 模式 是 显示.
图示 1. ccd-模式 定时
t
ID
t
OD
t
支撑
N
N+1
N+2
N+3
N+4
N
–
9N
–
8N
–
7
N+5
VIDEO
输入
ADCCLK
D0
–
D9
N
–
6N
–
5
便条:
例子 的 输出 数据 latched 用 adcclk rising 边缘.
图示 2. aux-, auxmid-, 模数转换器-模式 定时
CCD
信号
CLPOB
CLPDM
PBLK
有效的
PIXELS
视力的 黑色
BLANKING
间隔
dummy 黑色
有效的
PIXELS
注释:
1. clpob pulsewidth 应当 是 一个 最小 的 10 ob pixels 宽, 20 ob pixels 是 推荐.
2. clpdm pulsewidth 应当 是 在 least 1
s 宽.
3. pblk 是 不 必需的, 但是 推荐 如果 这 ccd 信号 振幅 超过 1v p-p.
4. clpdm overwrites pblk.
5. 起作用的 低 clamp 脉冲波 模式 是 显示.
图示 3. ccd-模式 clamp 定时
: 点此下载
