AD9852ASQ_集成电路资料查询网

–2–
rev. 0
AD9852–SPECIFICATIONS
(v
S
= 3.3 v

5%, r
设置
= 3.9 k

外部 涉及 时钟 频率 = 30 mhz 和
refclk 乘法器 使能 在 10

为 ad9852asq, 外部 涉及 时钟 频率 = 20 mhz 和 refclk 乘法器 使能 在 10

为
ad9852ast, 除非 否则 指出.)
测试 AD9852ASQ AD9852AST
参数 温度 水平的 最小值 典型值 最大值 最小值 典型值 最大值 单位
ref 时钟 输入 特性
1
内部的 时钟 频率 范围 全部 VI 5 300 5 200 MHz
外部 ref 时钟 频率 范围
refclk 乘法器 使能 全部 VI 5 75 5 50 MHz
refclk 乘法器 无能 全部 VI 5 300 5 200 MHz
职责 循环 25
°
C V 50 50 %
输入 电容 25
°
CIV 3 3 pF
输入 阻抗 25
°
C IV 100 100 k
Ω
差别的 模式 一般模式 电压 范围
最小 信号 振幅 25
°
C IV 800 800 mv p-p
一般模式 范围 25
°
C IV 1.6 1.75 1.9 1.6 1.75 1.9 V
V
IH
(单独的-结束 模式) 25
°
C IV 2.3 2.3 V
V
IL
(单独的-结束 模式) 25
°
CIV 1 1 V
dac 静态的 输出 特性
输出 更新 速 全部 I 300 200 MSPS
决议 25
°
C IV 12 12 位
sine 和aux.dac 全部-规模 输出 电流 25
°
C IV 5 10 20 5 10 20 毫安
增益 错误 25
°
C I –6 +2.25 –6 +2.25 % fs
输出 补偿 25
°
CI 2 2
µ
一个
差别的 非线性 25
°
C I 0.3 1.25 0.3 1.25 LSB
integral 非线性 25
°
C I 0.6 1.66 1 1.66 LSB
输出 阻抗 25
°
C I 100 100 k
Ω
电压 遵从 范围 25
°
C I –0.5 +1.0 –0.5 +1.0 V
dac wideband sfdr
1 mhz 至 20 mhz 一个
输出
25
°
C V 58 58 dBc
20 mhz 至 40 mhz 一个
输出
25
°
C V 56 56 dBc
40 mhz 至 60 mhz 一个
输出
25
°
C V 52 52 dBc
60 mhz 至 80 mhz 一个
输出
25
°
C V 48 48 dBc
80 mhz 至 100 mhz 一个
输出
25
°
C V 48 48 dBc
100 mhz 至 120 mhz 一个
输出
25
°
C V 50 dBc
dac narrowband sfdr
10 mhz 一个
输出
(
±
1 mhz) 25
°
C V 83 83 dBc
10 mhz 一个
输出
(
±
250 khz) 25
°
C V 83 83 dBc
10 mhz 一个
输出
(
±
50 khz) 25
°
C V 91 91 dBc
41 mhz 一个
输出
(
±
1 mhz) 25
°
C V 82 82 dBc
41 mhz 一个
输出
(
±
250 khz) 25
°
C V 84 84 dBc
41 mhz 一个
输出
(
±
50 khz) 25
°
C V 89 89 dBc
119 mhz 一个
输出
(
±
1 mhz) 25
°
C V 71 71 dBc
119 mhz 一个
输出
(
±
250 khz) 25
°
C V 77 77 dBc
119 mhz 一个
输出
(
±
50 khz) 25
°
C V 83 83 dBc
residual 阶段 噪音
(一个
输出
= 5 mhz, ext. clk = 30 mhz,
REFCLK
乘法器 engaged 在 10
×
)
1 khz 补偿 25
°
C V 140 140 dbc/hz
10 khz 补偿 25
°
C V 138 138 dbc/hz
100 khz 补偿 25
°
C V 142 142 dbc/hz
(一个
输出
= 5 mhz, ext.clk = 300 mhz,
refclk 乘法器 绕过)
1 khz 补偿 25
°
C V 142 142 dbc/hz
10 khz 补偿 25
°
C V 148 148 dbc/hz
100 khz 补偿 25
°
C V 152 152 dbc/hz
pipeline 延迟
阶段 accumulator 和 dds 核心 25
°
C IV 17 17 sysclk 循环
inverse sinc 过滤 25
°
C IV 12 12 sysclk 循环
数字的 乘法器 25
°
C IV 10 10 sysclk 循环

标　题:
内　容:
用户名:

手机号:	(*未登录用户需填写手机号,手机号不公开,可用于网站积分.)

本平台电子爱好着纯手工中文简译:	截至2020/5/17日,支持英文词汇500个

–2– rev. 0 AD9852–SPECIFICATIONS (v S = 3.3 v  5%, r 设置 = 3.9 k  外部涉及时钟频率 = 30 mhz 和 refclk 乘法器使能在 10  为 ad9852asq, 外部涉及时钟频率 = 20 mhz 和 refclk 乘法器使能在 10  为 ad9852ast, 除非否则指出.) 测试 AD9852ASQ AD9852AST 参数温度水平的最小值典型值最大值最小值典型值最大值单位 ref 时钟输入特性 1 内部的时钟频率范围全部 VI 5 300 5 200 MHz 外部 ref 时钟频率范围 refclk 乘法器使能全部 VI 5 75 5 50 MHz refclk 乘法器无能全部 VI 5 300 5 200 MHz 职责循环 25 ° C V 50 50 % 输入电容 25 ° CIV 3 3 pF 输入阻抗 25 ° C IV 100 100 k Ω 差别的模式一般模式电压范围最小信号振幅 25 ° C IV 800 800 mv p-p 一般模式范围 25 ° C IV 1.6 1.75 1.9 1.6 1.75 1.9 V V IH (单独的-结束模式) 25 ° C IV 2.3 2.3 V V IL (单独的-结束模式) 25 ° CIV 1 1 V dac 静态的输出特性输出更新速全部 I 300 200 MSPS 决议 25 ° C IV 12 12 位 sine 和aux.dac 全部-规模输出电流 25 ° C IV 5 10 20 5 10 20 毫安增益错误 25 ° C I –6 +2.25 –6 +2.25 % fs 输出补偿 25 ° CI 2 2 µ 一个差别的非线性 25 ° C I 0.3 1.25 0.3 1.25 LSB integral 非线性 25 ° C I 0.6 1.66 1 1.66 LSB 输出阻抗 25 ° C I 100 100 k Ω 电压遵从范围 25 ° C I –0.5 +1.0 –0.5 +1.0 V dac wideband sfdr 1 mhz 至 20 mhz 一个输出 25 ° C V 58 58 dBc 20 mhz 至 40 mhz 一个输出 25 ° C V 56 56 dBc 40 mhz 至 60 mhz 一个输出 25 ° C V 52 52 dBc 60 mhz 至 80 mhz 一个输出 25 ° C V 48 48 dBc 80 mhz 至 100 mhz 一个输出 25 ° C V 48 48 dBc 100 mhz 至 120 mhz 一个输出 25 ° C V 50 dBc dac narrowband sfdr 10 mhz 一个输出 ( ± 1 mhz) 25 ° C V 83 83 dBc 10 mhz 一个输出 ( ± 250 khz) 25 ° C V 83 83 dBc 10 mhz 一个输出 ( ± 50 khz) 25 ° C V 91 91 dBc 41 mhz 一个输出 ( ± 1 mhz) 25 ° C V 82 82 dBc 41 mhz 一个输出 ( ± 250 khz) 25 ° C V 84 84 dBc 41 mhz 一个输出 ( ± 50 khz) 25 ° C V 89 89 dBc 119 mhz 一个输出 ( ± 1 mhz) 25 ° C V 71 71 dBc 119 mhz 一个输出 ( ± 250 khz) 25 ° C V 77 77 dBc 119 mhz 一个输出 ( ± 50 khz) 25 ° C V 83 83 dBc residual 阶段噪音 (一个输出 = 5 mhz, ext. clk = 30 mhz, REFCLK 乘法器 engaged 在 10 × ) 1 khz 补偿 25 ° C V 140 140 dbc/hz 10 khz 补偿 25 ° C V 138 138 dbc/hz 100 khz 补偿 25 ° C V 142 142 dbc/hz (一个输出 = 5 mhz, ext.clk = 300 mhz, refclk 乘法器绕过) 1 khz 补偿 25 ° C V 142 142 dbc/hz 10 khz 补偿 25 ° C V 148 148 dbc/hz 100 khz 补偿 25 ° C V 152 152 dbc/hz pipeline 延迟阶段 accumulator 和 dds 核心 25 ° C IV 17 17 sysclk 循环 inverse sinc 过滤 25 ° C IV 12 12 sysclk 循环数字的乘法器 25 ° C IV 10 10 sysclk 循环

	电话：13410210660 QQ : 84325569
	联系方式： E-mail:CaiZH01@163.com