首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:251858
 
资料名称:AD9852ASQ
 
文件大小: 424.67K
   
说明
 
介绍:
CMOS 300 MHz Complete-DDS
 
 


: 点此下载
  浏览型号AD9852ASQ的Datasheet PDF文件第1页
1
浏览型号AD9852ASQ的Datasheet PDF文件第2页
2

3
浏览型号AD9852ASQ的Datasheet PDF文件第4页
4
浏览型号AD9852ASQ的Datasheet PDF文件第5页
5
浏览型号AD9852ASQ的Datasheet PDF文件第6页
6
浏览型号AD9852ASQ的Datasheet PDF文件第7页
7
浏览型号AD9852ASQ的Datasheet PDF文件第8页
8
浏览型号AD9852ASQ的Datasheet PDF文件第9页
9
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
–3–
rev. 0
AD9852
测试 AD9852ASQ AD9852AST
参数 温度 水平的 最小值 典型值 最大值 最小值 典型值 最大值 单位
主控 重置 持续时间 25
°
C IV 10 10 sysclk 循环
比较器 输入 特性
输入 电容 25
°
CV 3 3 pF
输入 阻抗 25
°
C IV 500 500
±
1k
输入 电流 25
°
CI
±
1
±
5
±
1
±
5
µ
一个
Hysteresis 25
°
C IV 10 20 10 20 mv p-p
比较器 输出 特性
逻辑 “1” 电压, 高 z 加载 全部 VI 3.10 3.10 V
逻辑 “0” 电压, 高 z 加载 全部 VI 0.16 0.16 V
输出 电源, 50
加载, 120 mhz toggle 比率 25
°
C I 9 11 9 11 dBm
传播 延迟 25
°
CIV 3 3 ns
输出 职责 循环 错误
2
25
°
CI –10
±
1 +10 –10
±
1 +10 %
上升/下降 时间, 5 pf 加载 25
°
CV 2 2 ns
toggle 比率, 高 z 加载 25
°
C IV 300 350 300 350 MHz
toggle 比率, 50
加载 25
°
C IV 375 400 375 400 MHz
输出 循环-至-循环 jitter
3
25
°
C IV 3 3 ps rms
比较器 narrowband sfdr
4
10 mhz (
±
1 mhz) 25
°
C V 84 84 dBc
10 mhz (
±
250 khz) 25
°
C V 84 84 dBc
10 mhz (
±
50 khz) 25
°
C V 92 92 dBc
41 mhz (
±
1 mhz) 25
°
C V 76 76 dBc
41 mhz (
±
250 khz) 25
°
C V 82 82 dBc
41 mhz (
±
50 khz) 25
°
C V 89 89 dBc
119 mhz (
±
1 mhz) 25
°
C V 73 73 dBc
119 mhz (
±
250 khz) 25
°
C V 73 73 dBc
119 mhz (
±
50 khz) 25
°
C V 83 83 dBc
时钟 发生器 输出 jitter
4
5 mhz 一个
输出
25
°
C V 23 23 ps rms
40 mhz 一个
输出
25
°
C V 12 12 ps rms
100 mhz 一个
输出
25
°
C V 7 7 ps rms
并行的 i/o 定时 特性
T
ASU
(地址 建制 时间 至
WR
信号 起作用的) 全部 IV 4 4 ns
T
ADHW
(地址 支撑 时间 至
WR
信号 inactive) 全部 IV 3 3 ns
T
DSU
(数据 建制 时间 至
WR
信号 inactive) 全部 IV 2 2 ns
T
DHD
(数据 支撑 时间 至
WR
信号 inactive) 全部 IV 0 0 ns
T
WRLOW
(
WR
信号 最小 低 时间) 全部 IV 3 3 ns
T
WRHIGH
(
WR
信号 最小 高 时间) 全部 IV 7 7 ns
T
WR
(
WR
信号 最小 时期) 全部 IV 10 10 ns
T
ADV
(地址 至 数据 有效的 时间) 全部 V 15 15 15 15 ns
T
ADHR
(地址 支撑 时间 至
RD
信号 inactive) 全部 IV 5 5 ns
T
RDLOV
(
RD
低-至-输出 有效的) 全部 IV 15 15 ns
T
RDHOZ
(
RD
高-至-数据 三-状态) 全部 IV 10 10 ns
串行 i/o 定时 特性
T
(
CS
建制 时间) 全部 IV 30 30 ns
T
SCLK
(时期 的 串行 数据 时钟) 全部 IV 100 100 ns
T
DSU
(串行 数据 建制 时间) 全部 IV 30 30 ns
T
SCLKPWH
(串行 数据 时钟 pulsewidth 高) 全部 IV 40 40 ns
T
SCLKPWL
(串行 数据 时钟 pulsewidth 低) 全部 IV 40 40 ns
T
DHLD
(串行 数据 支撑 时间) 全部 IV 0 0 ns
T
DV
(数据 有效的 时间) 全部 V 30 30 ns
cmos 逻辑 输入
逻辑 “1” 电压 25
°
C I 2.7 2.7 V
逻辑 “0” 电压 25
°
C I 0.4 0.4 V
逻辑 “1” 电流 25
°
CIV
±
5
±
5
µ
一个
逻辑 “0” 电流 25
°
CIV
±
5
±
5
µ
一个
输入 电容 25
°
CV 3 3 pF
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com