首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:251858
 
资料名称:AD9852ASQ
 
文件大小: 424.67K
   
说明
 
介绍:
CMOS 300 MHz Complete-DDS
 
 


: 点此下载
  浏览型号AD9852ASQ的Datasheet PDF文件第1页
1
浏览型号AD9852ASQ的Datasheet PDF文件第2页
2
浏览型号AD9852ASQ的Datasheet PDF文件第3页
3
浏览型号AD9852ASQ的Datasheet PDF文件第4页
4

5
浏览型号AD9852ASQ的Datasheet PDF文件第6页
6
浏览型号AD9852ASQ的Datasheet PDF文件第7页
7
浏览型号AD9852ASQ的Datasheet PDF文件第8页
8
浏览型号AD9852ASQ的Datasheet PDF文件第9页
9
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
AD9852
–5–
rev. 0
管脚 函数 描述
管脚
非. 管脚 名字 函数
1–8 D7–D0 第八-位 双向的 并行的 程序编制 数据 输入. 使用 仅有的 在 并行的 程序编制 模式.
9, 10, 23, DVDD 连接 为 这 数字的 电路系统 供应 电压. nominally 3.3 v 更多 积极的 比 agnd
24, 25, 73, 和 dgnd.
74, 79, 80
11, 12, 26, DGND 连接 为 数字的 电路系统 地面 返回. 一样 潜在的 作 agnd.
27, 28, 72,
75, 76, 77,
78
13, 35, 57 NC 非 内部的 连接.
58, 63
14–19 A5–A0 六-位 并行的 地址 输入 为 程序 寄存器. 使用 仅有的 在 并行的 程序编制 模式. a0, a1,
和 a2 有 一个 第二 函数 当 这 串行 程序编制 模式 是 选择. 看 立即 在下.
(17) a2/io 重置 准许 一个 重置 的 这 串行 communications 总线 那 是 unresponsive 预定的 至 improper 程序-
ming 协议. resetting 这 串行 总线 在 这个 manner 做 不 影响 previous 程序编制 也不
做 它 invoke 这 “default” 程序编制 值 seen 在 这 表格 v. 起作用的 高.
(18) a1/sdo unidirectional 串行 数据 输出 为 使用 在 3-线 串行 交流 模式.
(19) a0/sdio 双向的 串行 数据 输入/输出 为 使用 在 2-线 串行 交流 模式.
20 i/o ud 双向的 频率 更新 信号. 方向 是 选择 在 控制 寄存器. 如果 选择 作 一个 输入,
一个 rising 边缘 将 转移 这 内容 的 这 程序编制 寄存器 至 这 内部的 工作 的 这 ic 为
处理. 如果 i/o ud 是 选择 作 一个 输出, 一个 输出 脉冲波 (低 至 high) 的 第八 系统 时钟 循环
持续时间 indicates 那 一个 内部的 频率 更新 有 occurred.
21 wrb/sclk 写 并行的 数据 至 程序编制 寄存器. shared 函数 和 sclk.串行 时钟 信号
有关联的 和 这 串行 程序编制 总线. 数据 是 注册 在 这 rising 边缘. 这个 管脚 是 shared 和
wrb 当 这 并行的 模式 是 选择.
22 rdb/csb 读 并行的 数据 从 程序编制 寄存器. shared 函数 和 csb.碎片-选择 信号
有关联的 和 这 串行 程序编制 总线. 起作用的 低. 这个 管脚 是 shared 和 rdb 当
这 并行的 模式 是 选择.
29 fsk/bpsk/ Multifunction 管脚 符合 至 这 模式 的 运作 选择 在 这 程序编制 控制 寄存器.
支撑 如果 在 这 fsk 模式 逻辑 低 选择 f1, 逻辑 高 选择 f2. 如果 在 这 bpsk 模式, 逻辑 低 选择
阶段 1, 逻辑 高 选择 阶段 2. 如果 在 这 chirp 模式, 逻辑 高 engages 这 支撑 函数
造成 这 频率 accumulator 至 halt 在 它的 电流 location. 至 重新开始 或者 commence chirp,
逻辑 低 是 asserted.
30 SHAPED 必须 第一 是 选择 在 这 程序编制 控制 寄存器 至 函数. 一个 逻辑 高 将 导致 这
KEYING cosine dac 输出 至 ramp-向上 从 零-规模 至 全部-规模 振幅 在 一个 preprogrammed 比率.
逻辑 低 导致 这 全部-规模 输出 至 ramp-向下 至 零-规模 在 这 preprogrammed 比率.
31, 32, 37 AVDD 连接 为 这 相似物 电路系统 供应 电压. nominally 3.3 v 更多 积极的 比 agnd
38, 44, 50, 和 dgnd.
54, 60, 65
33, 34, 39, AGND 连接 为 相似物 电路系统 地面 返回. 一样 潜在的 作dgnd.
40, 41, 45,
46, 47, 53,
59, 62, 66,
67
36 VOUT 内部的 高-速 比较器’s noninverted 输出 管脚. 设计 至 驱动 10 dbm 至 50
加载
作 好 作 标准 cmos 逻辑 水平.
42 VINP 电压 输入 积极的. 这 内部的 高-速 比较器’s 同相 输入.
43 VINN 电压 输入 负的. 这 内部的 高-速 比较器’s 反相的 输入.
48 IOUT1 单极的 电流 输出 的 这 cosine dac.
49 IOUT1B complementary 单极的 电流 输出 的 这 cosine dac.
51 IOUT2B complementary 单极的 电流 输出 的 这 auxiliary dac.
52 IOUT2 单极的 电流 输出 的 这 auxiliary dac.
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com