AD9835
–6– rev. 0
表格 v. Commands
C3 C2 C1 C0 Command
0 0 0 0 写 16 阶段 位 (呈现 8 位 + 8 位
在 defer 寄存器) 至 选择 阶段
reg.
0 0 0 1 写 8 阶段 位 至 defer 寄存器.
0 0 1 0 写 16 频率 位 (呈现 8 位
+ 8 位 在 defer 寄存器) 至 选择
freq reg.
0 0 1 1 写 8 频率 位 至 defer 寄存器.
0 1 0 0 位 d9 (psel0) 和 d10 (psel1) 是
使用 至 选择 这 阶段 reg 当
selsrc = 1. 当 selsrc = 0, 这
阶段 reg 是 选择 使用 这 管脚
psel0 和 psel1 各自.
0 1 0 1 位 d11 是 使用 至 选择 这 freq reg
当 selsrc = 1. 当 selsrc = 0,
这 freq reg 是 选择 使用 这 管脚
fselect.
0 1 1 0 这个 command 是 使用 至 控制 这
psel0, psel1 和 fselect 位
使用 仅有的 一个 写. 位 d9 和 d10
是 使用 至 选择 这 阶段 reg 和
位 11 是 使用 至 选择 这 freq reg
当 selsrc = 1. 当 selsrc = 0,
这 阶段 reg 是 选择 使用 这
管脚 psel0 和 psel1 和 这 freq
reg 是 选择 使用 这 管脚 fselect.
0 1 1 1 保留. configures 这 ad9835 为
测试 目的.
表格 vi. controlling 这 ad9835
D15 D14 Command
1 0 选择 源 的 控制 为 这 阶段 和
freq 寄存器 和 使能 同步. 位
d13 是 这 同步 位. 当 这个 位 是 高, 读-
ing 的 这 fselect, psel0 和 psel1 位/管脚
和 这 加载 的 这 destination 寄存器 和
数据 是 同步 和 这 rising 边缘 的 mclk.
这 latency 是 增加 用 2 mclk 循环 当
同步 = 1. 当 同步 = 0, 这 加载 的 这
数据 和 这 抽样 的 fselect/psel0/psel1
occurs asynchronously. 位 d12 是 这 选择
源 位 (selsrc). 当 这个 位 相等 1, 这
阶段/freq reg 是 选择 使用 这 位
fselect, psel0 和 psel1. 当 selsrc =
0, 这 阶段/freq reg 是 选择 使用 这
管脚 fselect, psel0 和 psel1.
1 1 Sleep, 重置 和 clear. d13 是 这 睡眠 位. 当
这个 位 相等 1, 这 ad9835 是 powered 向下, inter-
nal clocks 是 无能 和 这 dac's 电流 来源
和 refout 是 转变 止. 当 睡眠 = 0, 这
ad9835 是 powered 向上. 当 重置 (d12) = 1,
这 阶段 accumulator 是 设置 至 零 阶段 这个
corresponds 至 一个 相似物 输出 的 全部 规模. 当
clr (d11) = 1, 同步 和 selsrc 是 设置 至
零. clr automatically resets 至 零.
表格 i. 控制 寄存器
寄存器 大小 描述
freq0 reg 32 位 频率 寄存器 0. 这个 de-
fines 这输出 频率, 当
fselect = 0, 作 一个 fraction 的 这
mclk 频率.
freq1 reg 32 位 频率 寄存器 1. 这个 de-
fines 这 输出 频率, 当
fselect = 1, 作 一个 fraction 的 这
mclk 频率.
phase0 reg 12 位 Phase 补偿 寄存器 0. 当
psel0 = psel1 = 0, 这 内容
的 这个 寄存器 是 增加 至 这
输出 的 这 阶段 accumulator.
phase1 reg 12 位 阶段 补偿 寄存器 1. 当
psel0 = 1 和 psel1 = 0, 这 con-
tents 的 这个 寄存器 是 增加 至 这
输出 的这 阶段 accumulator.
phase2 reg 12 位 阶段 补偿 寄存器 2. 当
psel0 = 0 和 psel1 = 1, 这
内容 的 这个 寄存器 是 增加 至
这 输出 的 这 阶段 accumulator.
phase3 reg 12 位 阶段 补偿 寄存器 3. 当
psel0 = psel1 = 1, 这 内容
的 这个 寄存器 是 增加 至 这
输出 的 这 阶段 accumulator.
表格 ii. 寻址 这 寄存器
A3 A2 A1 A0 destination 寄存器
0 0 0 0 freg0 reg 8 l lsbs
0 0 0 1 freg0 reg 8 h lsbs
0 0 1 0 freg0 reg 8 l msbs
0 0 1 1 freg0 reg 8 h msbs
0 1 0 0 freg1 reg 8 l lsbs
0 1 0 1 freg1 reg 8 h lsbs
0 1 1 0 freg1 reg 8 l msbs
0 1 1 1 freg1 reg 8 h msbs
1 0 0 0 phase0 reg 8 lsbs
1 0 0 1 phase0 reg 8 msbs
1 0 1 0 phase1 reg 8 lsbs
1 0 1 1 phase1 reg 8 msbs
1 1 0 0 phase2 reg 8 lsbs
1 1 0 1 phase2 reg 8 msbs
1 1 1 0 phase3 reg 8 lsbs
1 1 1 1 phase3 reg 8 msbs
表格 iii. 32-位 频率 文字
sBSM61sBSL61
sBSMH8sBSML8sBSLH8sBSLL8
表格 iv. 12-位 频率 文字
ehtfosbsm4eht(sbsm4
)0=dedaoldrowtib-8
sBSL8
: 点此下载
