飞利浦 半导体 产品 规格
74f373/74f374latch/flip-flop
12月 5, 1994
4
逻辑 图解 为 74f373
V
CC
= 管脚 20
地 = 管脚 10
D0
D
E
Q
Q0
3
2
D1
D
E
Q
Q1
4
5
D2
D
E
Q
Q2
7
6
D3
D
E
Q
Q3
8
9
D4
D
E
Q
Q4
13
12
D5
D
E
Q
Q5
14
15
D6
D
E
Q
Q6
17
16
D7
D
E
Q
Q7
18
19
11
1
E
OE
SF00256
逻辑 图解 为 74f374
V
CC
=
管脚 20
D0
D
CP
Q
Q0
3
2
D1
D
CP
Q
Q1
4
5
D2
D
CP
Q
Q2
7
6
D3
D
CP
Q
Q3
8
9
D4
D
CP
Q
Q4
13
12
D5
D
CP
Q
Q5
14
15
D6
D
CP
Q
Q6
17
16
D7
D
CP
Q
Q7
18
19
11
1
OE
CP
地 = 管脚 10
SF00257
函数 表格 为 74f373
输入
内部的
输出
运行 模式
OE E Dn
寄存器
q0 - q7
运行模式
L H L L L
使能 和 读 寄存器
L H H H H
使能 和 读 寄存器
L
↓
l L L
获得 和 读 寄存器
L
↓
h H H
获得 和 读 寄存器
L L X NC NC 支撑
H L X NC Z
使不能运转 输出
H H Dn Dn Z
使不能运转 输出
注释:
H = 高-电压 水平的
h = 高 状态 必须 是 呈现 一个 建制 时间 在之前 这 高-至-低 使能 转变
L = 低-电压 水平的
l = 低 状态 必须 是 呈现 一个 建制 时间 在之前 这 高-至-低 使能 转变
NC= 非 改变
X = don’t 小心
Z = 高 阻抗 “off” 状态
↓
= 高-至-低 使能 转变
: 点此下载
