january 1995 2
飞利浦 半导体 产品 规格
普遍的 分隔物
HEF4751V
LSI
描述
这 hef4751v 是 一个 普遍的 分隔物 (u.d.) 将 为
使用 在 高 效能 阶段 锁 循环 频率
synthesizer 系统. 它 组成 的 一个 chain 的 counters
运行 在 一个 可编程序的 反馈 模式.
可编程序的 反馈 信号 是 发生 为 向上 至
三 外部 (快)
÷
10/11 预分频器.
这 系统 comprising 一个 hef4751v u.d. 一起 和
prescalers 是 一个 全部地 可编程序的 分隔物 和 一个 最大
配置 的: 5 decimal stages, 一个 可编程序的 模式
m 平台 (1
≤
M
≤
16, 非-decimal fraction 频道
选择), 和 一个 模式 h 平台 (h = 1 或者 2, 平台 为 half
频道 补偿).
程序编制 是 执行 在 bcd 代号 在 一个 位-并行的,
数字-串行 format.
至 accommodate fixed 或者 能变的 频率 补偿, 二
号码 是 应用 在 并行的, 一个 正在 subtracted 从
这 其它 至 生产 这 内部的 programme.
这 decade 选择 地址 是 发生 用 一个 内部的
programme 计数器 这个 将 run continuously 或者 在
要求. 二 或者 更多 普遍的 dividers 能 是 倾泻,
各自 extra u.d. (在 从动装置 模式) adds 二 decades 至 这
系统. 这 结合体 retains 这 全部 programmability
和 特性 的 一个 单独的 u.d. 这 u.d. 提供 一个 快
输出 信号 ff 在 输出 止, 这个 能 有 一个 阶段
jitter 的
±
1 系统 输入 时期, 至 准许 快 频率
locking. 这 慢 输出 信号 fs 在 输出 ofs, 这个 是
jitter-自由, 是 使用 为 fine 阶段 控制 在 一个 更小的 速.
图.1 固定 图解.
供应 电压
家族 数据, i
DD
限制 类别 lsi
看 家族 规格
hef4751vp(n): 28-含铅的 dil; 塑料 (sot117)
hef4751vd(f): 28-含铅的 dil; 陶瓷的 (cerdip) (sot135v)
hef4751vt(d): 28-含铅的 所以; 塑料 (sot136a)
( ): 包装 designator 北 america
比率 推荐 运行
−
0,5 至
+
18 4,5 至 12,5 v