january 1995 6
飞利浦 半导体 产品 规格
普遍的 分隔物
HEF4751V
LSI
programme 数据 输入
(看 也 figs 3 和 4)
这 程序编制 处理 是 安排时间 和 控制 用 输入
pc 和 pe. 当 这 programme 使能 (pe) 输入 是
高; 这 积极的 edges 的 这 programme 时钟 (pc)
信号 步伐 通过 这 内部的 programme 计数器 在 一个
sequence 的 8 states. 七 states 定义 fetch 时期,
各自 表明 用 一个 低 信号 在 一个 的 这
相应的 数据 地址 输出 (od
0
至 OD
6
). 这些
数据 地址 信号 将 是 使用 至 地址 这 外部
programme 源. 这 数据 fetched 从 这 programme
源 是 应用 至 输入
一个
0
至 一个
3
和 B
0
至 B
3
. 当 pc
是 低 在 一个 fetch 时期 一个 内部的 加载 脉冲波 是
发生, 这 数据 是 有效的 在 这个 时间 和 有 至 是
稳固的. 当 pe 是 低, 这 程序编制 cyclus 是
interrupted 在 这 第一 积极的 边缘 的 pc. 在 这 next
负的 边缘 在 输入 pc fetch 时期 6 是 entered. 数据
将 enter asynchronously 在 fetch 时期 6.
ten blocks 在 这 u.d. 需要 programme 输入 信号 (看
图.2). 四 的 这些 (c0
b
, c3, c4 和 rsh) 是
影响 和 这 配置 的 这 u.d. 和 是
编写程序 在 fetch 时期 6. 这 remaining blocks (rs0
至 rs4 和 c1) 是 编写程序 和 号码 p,
consisting 的 六 内部的 digits n
0
至 n
5
.
p=(n
5
⋅
10
4
+
n
4
⋅
10
3
+
n
3
⋅
10
2
+
n
2
⋅
10
+
n
1
)
⋅
M
+
n
0
这些 digits 是 formed 用 一个 substractor 从 二 外部
号码 一个 和 b 和 一个 borrow-在 (b
在
).
P=A
−
B
−
b
在
或者 如果 这个 结果 是 负的;
P=A
−
B
−
b
在
+
M
⋅
10
5
.
这 号码 一个 和 b, 各自 consisting 的 六 四 位 digits
n
0A
至 n
5A
和 n
0B
至 n
5B
, 是 应用 在 fetch 时期 0 至 5
至 这 输入 一个
0
至 一个
3
(数据 一个) 和 B
0
至 B
3
(数据 b) 在
二进制的 coded 负的 逻辑.
一个 = (n
5A
⋅
10
4
+
n
4A
⋅
10
3
+
n
3A
⋅
10
2
+
n
2A
⋅
10
+
n
1A
)
⋅
M
+
n
0A
.
b=(n
5B
⋅
10
4
+
n
4B
⋅
10
3
+
n
3B
⋅
10
2
+
n
2B
⋅
10
+
n
1B
)
⋅
M
+
n
0B
.
borrow-在 (b
在
) 是 应用 通过 输入 si 在 fetch 时期 0
(si = 高: borrow, si = 低: 非 borrow).
计数器 c1 是 automatically 编写程序 和 这 大多数
重大的 非-零 数字 (n
ms
) 从 这 内部的 digits n
5
至
n
2
的 号码 p. 这 计数器 chain c
−
2 至 c1 (看 图.3)
是 全部地 可编程序的 用 这 使用 的 脉冲波 比率 反馈.
比率 反馈 是 发生 用 这 比率 selectors rs4 至
rs0 和 rsh, 这个 是 编写程序 和 digits n
4
至
n
0
和 n
h
各自. 在 fetch 时期 6 这 fractional
计数器 c3, half 频道 计数器 c4 和 c0
b
是
编写程序 和 配置 通过 数据 b 输入. 计数器 c3
是 编写程序 在 fetch 时期 6 通过 数据 一个 输入 在
负的 逻辑 (除了 所有 高 是 理解 作: m = 16).
这 计数器 c0 是 一个 一侧 steppable 10/11 计数器
composed 的 一个 内部的 部分 c0
b
和 一个 外部 部分 c0
一个
.
C0
b
是 配置 通过 B
3
和 B
2
至 一个 分隔 比率 的 1 或者 2
或者 5 或者 10/11; c0
一个
必须 有 这 complementary 比率
10/11 或者 5/6 或者 2/3 或者 1 各自. 在 这 latter 情况
C0
b
comprises 这 全部的 c0 计数器 和 内部的
反馈, c0
一个
是 然后 不 必需的.
这 half 频道 计数器 c4 是 使能 和 B
0
= 高
和 无能 和 B
0
= 低. 和 c4 使能, 一个 half
频道 补偿 能 是 编写程序 和 输入 B
1
= 高,
和 非 补偿 和 B
1
= 低.
反馈 至 prescalers
(看 也 figs 5 和 6)
这 counters c1, c0, c
−
1 和 c
−
2 是 一侧-steppable
counters, i.e. 它的 分隔 比率 将 是 增加 用 一个, 用
应用 一个 脉冲波 至 一个 控制 终端 为 这 持续时间 的
一个 分隔 循环. 计数器 c2 有 10 states, 这个 是
accessible 作 定时 信号 为 这 比率 selectors rs1 至
rs4. 一个 比率 选择, 编写程序 和 n (n
1
至 n
4
在 这
u.d.) 发生 n 的 10 基本 定时 时期 一个 起作用的
信号. 自从 n
≤
9, 1 的 10 时期 是 总是 非-起作用的. 在
这个 时期 rs1 transfers 这 输出 的 比率 选择 rs0,
这个 是 安排时间 用 计数器 c3 和 编写程序 和 n
0
.
similarly, rs0 transfers rsh 输出 在 一个 时期 的
c3. 比率 选择 rsh 是 安排时间 用 c4 和 编写程序
和 n
h
. 在 一个 的 这 二 states 的 c4, 如果 使能, 或者
总是, 如果 c4 是 无能, rsh transfers 这 低 起作用的
信号 在 输入 RI 至 rs0. 如果 RI 是 不 使用 它 必须 是
连接 至 高. 这 反馈 输出 信号 的 rs1,
rs2 和 rs3 是 externally 有 作 起作用的 低
信号 在 输出 OFB
1
, OFB
2
和 OFB
3
.
输出 OFB
1
是 将 为 这 预分频器 在 这 最高的
频率 (如果 呈现), OFB
2
为 这 next (如果 呈现) 和
OFB
3
为 这 最低 频率 预分频器 (如果 呈现). 一个
预分频器 needs 一个 反馈 信号, 这个 是 安排时间 在 一个
的 它的 自己的 分隔 循环 在 一个 基本 定时 时期. 这
定时 信号 在 OSY 是 低 在 这 last u.d. 输入
时期 的 一个 基本 定时 时期 和 是 合适的 为 定时 的
这 反馈 为 这 last 外部 预分频器. 这
同步 信号 为 一个 preceding 预分频器 是 这
或者-函数 的 这 同步. 输入 和 同步. 输出 的 这
下列的 预分频器 (所有 同步. 信号 起作用的 低).
: 点此下载
