2
128mb: x4, x8, x16 ddr sdram micron 技术, inc., reserves 这 正确的 至 改变 产品 或者 规格 没有 注意.
128mx4x8x16ddr_c.p65
–
rev. c; pub. 4/01 ©2001, micron 技术, 公司
128mb: x4, x8, x16
ddr sdram
初步的
一般 描述
这 128mb ddr sdram 是 一个 高-速 cmos,
动态 随机的-进入 记忆 containing
134,217,728 位. 它 是 内部 配置 作 一个 四方形-
bank dram.
这 128mb ddr sdram 使用 一个 翻倍 数据 比率
architecture 至 达到 高-速 运作. 这
翻倍 数据 比率 architecture 是 essentially 一个 2
n
-prefetch
architecture 和 一个 接口 设计 至 转移 二
数据 words 每 时钟 循环 在 这 i/o 管脚. 一个 单独的 读
或者 写 进入 为 这 128mb ddr sdram effectively
组成 的 一个 单独的 2
n
-位 宽, 一个-时钟-循环 数据
转移 在 这 内部的 dram 核心 和 二 corre-
sponding
n
-位 宽, 一个-half-时钟-循环 数据 trans-
fers 在 这 i/o 管脚.
一个 双向的 数据 strobe (dqs) 是 transmitted
externally, along 和 数据, 为 使用 在 数据 俘获 在
这 接受者. dqs 是 一个 strobe transmitted 用 这 ddr
sdram 在 读 和 用 这 记忆 控制
在 写. dqs 是 边缘-排整齐 和 数据 为
读 和 中心-排整齐 和 数据 为 写. 这
x16 offering 有 二 数据 strobes, 一个 为 这 更小的
字节 和 一个 为 这 upper 字节.
这 128mb ddr sdram 运作 从 一个 differen-
tial 时钟 (ck 和 ck#); 这 越过 的 ck going 高
和 ck# going 低 将 是 涉及 至 作 这 积极的
边缘 的 ck. commands (地址 和 控制 信号)
是 注册 在 每 积极的 边缘 的 ck. 输入 数据
是 注册 在 两个都 edges 的 dqs, 和 输出 数据 是
关联 至 两个都 edges 的 dqs, 作 好 作 至 两个都
edges 的 ck.
读 和 写 accesses 至 这 ddr sdram 是
burst 朝向; accesses 开始 在 一个 选择 location 和
continue 为 一个 编写程序 号码 的 locations 在 一个
编写程序 sequence. accesses begin 和 这 regis-
tration 的 一个 起作用的 command, 这个 是 然后 fol-
lowed 用 一个 读 或者 写 command. 这 地址
位 注册 coincident 和 这 起作用的 command
是 使用 至 选择 这 bank 和 行 至 是 accessed. 这
地址 位 注册 coincident 和 这 读 或者
写 command 是 使用 至 选择 这 bank 和 这
开始 column location 为 这 burst 进入.
这 ddr sdram 提供 为 可编程序的 读
或者 写 burst 长度 的 2, 4, 或者 8 locations. 一个 自动
precharge 函数 将 是 使能 至 提供 一个 自-
安排时间 行 precharge 那 是 initiated 在 这 终止 的 这
burst 进入.
作 和 标准 sdr sdrams, 这 pipelined,
multibank architecture 的 ddr sdrams 准许 为
concurrent 运作, 因此 供应 高 有效的
带宽 用 hiding 行 precharge 和 触发
时间.
一个 自动 refresh 模式 是 提供, along 和 一个
电源-节省 电源-向下 模式. 所有 输入 是 com-
patible 和 这 电子元件工业联合会 标准 为 sstl_2. 所有 全部
驱动 力量 输出 是 sstl_2, 类 ii 兼容.
便条 1
: 这 符合实际 和 这 定时 规格
discussed 在 这个 数据 薄板 是 为 这 dll-使能
模式 的 运作.
便条 2
: 全部地 这 数据 薄板, 这 各种各样的 计算数量 和
text 谈及 至 dqs 作
“
dq.
”
这 dq 期 是 至 是
interpreted 作 任何 和 所有 dq collectively, 除非
specifically 陈述 否则.
additionally, 这 x16 是 分隔 在 至 二 字节
—
这 更小的 字节 和 upper 字节. 为 这 更小的 字节
(dq0 通过 dq7) dm 谈及 至 ldm 和 dqs
谈及 至 ldqs; 和 为 这 upper 字节 (dq8 通过
dq15) dm 谈及 至 udm 和 dqs 谈及 至 udqs.
(便条: xx= -75, -75z, 或者 -8)
128mb ddr sdram 部分 号码
部分 号码 配置 i/o 驱动 水平的 refresh 选项
mt46v32m4tg-xx 32 meg x4 全部 驱动 标准
mt46v32m4tg-xxl 32 meg x4 全部 驱动 低 电源
mt46v16m8tg-xx 16 meg x 8 全部 驱动 标准
mt46v16m8tg-xxl 16 meg x 8 全部 驱动 低 电源
mt46v8m16tg-xx 8 meg x 16 可编程序的 驱动 标准
mt46v8m16tg-xxl 8 meg x 16 可编程序的 驱动 低 电源
: 点此下载
