HY57V161610D
rev. 4.0/8月. 02
2
管脚 配置
V
SS
DQ15
DQ14
VSSQ
DQ13
DQ12
VDDQ
DQ11
DQ10
VSSQ
DQ9
DQ8
VDDQ
NC
UDQM
CLK
CKE
NC
A9
A8
A7
A6
A5
A4
VSS
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
V
DD
DQ0
DQ1
V
SSQ
DQ2
DQ3
V
DDQ
DQ4
DQ5
V
SSQ
DQ6
VDDQ
/我们
/cas
/ras
/cs
A11
A10
A0
A1
A2
A3
V
DD
50pin tsop ii
400mil x 825mil
0.8mm 管脚 程度
27
26
DQ7
LDQM
V
SS
DQ15
DQ14
VSSQ
DQ13
DQ12
VDDQ
DQ11
DQ10
VSSQ
DQ9
DQ8
VDDQ
NC
UDQM
CLK
CKE
NC
A9
A8
A7
A6
A5
A4
VSS
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
V
DD
DQ0
DQ1
V
SSQ
DQ2
DQ3
V
DDQ
DQ4
DQ5
V
SSQ
DQ6
VDDQ
/我们
/cas
/ras
/cs
A11
A10
A0
A1
A2
A3
V
DD
50pin tsop ii
400mil x 825mil
0.8mm 管脚 程度
27
26
DQ7
LDQM
管脚 描述
管脚 管脚 名字 描述
CLK 时钟
这 系统 时钟 输入. 所有 其它 输入 are 关联 至 这 sdram 在 这 rising
边缘 的 clk.
CKE 时钟 使能
控制 内部的 时钟 信号 和 当deactivated, 这 sdram 将 是 一个 的 这
states among 电源 向下, suspend 或者 自 refresh.
CS
碎片 选择 command 输入 使能 或者 掩饰 除了 clk, cke 和 dqm
BA bank 地址 选择 也 一个 的 banks 在 两个都 ras
和 casactivity.
a0 ~ a10 地址
行 地址 : ra0 ~ ra10, column 地址 : ca0 ~ ca7
自动-precharge 标记 : a10
RAS
, cas, 我们
行 地址 strobe,
column 地址 strobe, 写
使能
RAS
, cas和 我们定义 这 运作.
谈及 函数 真实 表格 为 详细信息
ldqm, udqm 数据 输入/输出 掩饰 dqm 控制 输出 buffer 在 读 模式 和 掩饰 输入 数据 在 写 模式
dq0 ~ dq15 数据 输入/输出 多路复用 数据 输入 / 输出 管脚
V
DD
/v
SS
电源 供应/地面 电源 供应 为 内部的 电路 和 输入 缓存区
V
DDQ
/v
SSQ
数据 输出 电源/地面 电源 供应 为 dq
NC 非 连接 非 连接
: 点此下载
