CONFIDENTIAL
iii.4 - 外部 记忆
III-内部的 电路 描述
(持续)
TheSTi5500 has被 designedto降低 sys-
temcosts.The externalmemoryinterface包含
一个zero gluelogicDRAMcontroller和 一个低-费用
16-位 eproM接口.
TheSTi5500 applies一个 uniquememoryarchitecture
这个 consolidates这 系统, 在-screen display,
audio 和videomemoryinto 一个singlememory chip.
moreover, 一个 专利的 memory管理 algo-
rithm准许stheSTi5500to decode 一个MPEG2MP
@MLbitstreamwithCCIR601NTSCpictures在
only10.5 mbits和和 ccir601P一个Lpictures 在
only12MBits,with absolutely非impact在这
picture quality.
If16MBitsSDRAMisattachedtotheSTi5500,然后
4Mbitsor m或者e 一个refreeforother目的s此类
作 fullscreen high 决议 graphics和 proces-
所以r使用.一个秒ond 运算tional16MbitSDRAMcan也
beaddedfor应用swhichrequire更多
graphics特性s such一个sfullscreenstill image
显示 或者 processor memory.
TheSTi5500 一个lso has一个 genericprocessorinter-
face准许 dm一个进入 至 theSDRAm memory
by一个 外部 processor.
TheSDRAMmemoryinterface directly supports
100MHzSDRAMsprovidingtheveryhigh带宽-
宽度stosupportMPEGdecoding一个nd display,
OSDdrawing 和 display,和 generalsystem使用.
此外, theST20vl-risC微观的-core has
the highestcode densityof一个y32-bitCPU,leading
至 这 最低 费用 program只读存储器.
iii.5 - sti5500 函数的 描述
iii.5.1-STi5500函数的 modules
Figure 1显示s这 subsystem单元s那 com-
prisetheSTi5500.These单元sare outlined
below和more detailedinformati在isgivenin这
下列的 chapters of this数据手册.
iii.5.2-CPU
TheCentralProcessingUnit(cpu)在theSTi5500
isthest20-c2 32-bitprocessor核心.It包含
instructi在 processing逻辑,instructi在 和 data
pointers和 一个oper和register.Itdirectly交流-
cessesthe highspeed 在-chipSRAm memory,
whichc一个贮存e dat一个 orprograms,和 uses这
caches 至 减少 进入 时间 至 off碎片 程序
和 dat一个memory.The processorc一个 一个ccessmem-
或者yvi一个the generalpurposeExternalMemoryinter-
面向 (emi) 或者 通过 这 sdraMemi 这个 is shared
和 这 mpeg decoder.
iii.5.3 - 记忆 subsystem
TheSTi5500 在-chipSRAMmemorysystempro-
vides160mbytes/sinternaldat一个 带宽宽度,sup-
porting pipelined 2-cycleinternalmemory进入
一个t25 ns cycle时间.TheSTi5500memory system
组成 的 2 kbytes的 sram, 2kbytes 的 instruc-
德州仪器在cache,一个 2Kbyte dat一个cachethatc一个 是 pro-
grammedto 是SRAM,和 一个nexternal记忆
接口 (emi).
TheSTi5500 producthas2Kbytesof在-碎片
sram. the advantage 的 这个 是 这 能力 至 store
timecriticalcode 在碎片,forinstance中断
routines,softwarekernelsordevice drivers,和
evenfrequently美国ed dat一个withoutthese 是ing
flushed从 这 caches.
Theinstructi在 和 dat一个cachesare direct编排
with 一个写-back systemforthe dat一个cache 和
supportburstaccessestothe externalmemories
forrefill和写-backwhich 一个re effectivefor在-
cre作ing perform一个ncew它h页-mode和
SDRAm memories.
TheSTi5500EMI控制saccesstothe external
memory和 peripheralswhiletheSDRAMEMI
提供saccesstotheSDRAMbufferfor这
mpeg decoders, st20和DM一个peripherals.
TheSTi5500EMIc一个 一个ccess一个 16Mbyte(或者
greaterifDRAMis使用)physicaladdress空间
in each of thefourgeneralpurposememorybanks,
和 provides sustainedtransfer ratesof向上至
80mbytes/s.
附带的sthatsupport一个 一个synchronous数据
acknowledgearesupported一个sis一个n外部
PowerPCwhichcansharethebuswith这
STi5500一个ndaccesstheSDRAMbuffer通过
这 设备.
Highmemory带宽s向上to 200mbytes/s能
是 supported 用 这 sdraMemi (看 图示 2).
TheSTi5500internalmemoryinterconnectprovides
buffering一个nd 一个rbitrationofmemory一个ccessrequests至
sustainveryhighthroughput的 记忆 一个ccesses.
图示 1 sti5500 一个rchitectural block图解.
STi5500
7/11
: 点此下载
