CONFIDENTIAL
iii.5.8-pwm 一个nd计数器 单元
Thisunit包含sthreeseparatepulse宽度
modulator(pwm)发生器susing 一个shared
counter,一个dthree时间rcompare 和俘获
途径 sharing一个 第二 计数器.
The计数器s c一个 是c锁edfrom一个 pre-scaled
internalclockorfrom一个 pre-scaled external时钟
通过 这 俘获 时钟 输入 和 the event 在 这个
the计时器 valueis captured是 also programmable.
ThePWMcountersare 8-bitwith 8-bit寄存器sto设置
theoutputhigh时间.The俘获/comparecounter
一个d the对比一个d capture寄存器 are 32-位.
iii.5.9-并行的 可编程序的 io 单元
Forty位sofparallelIOare提供.Eachbit是
可编程序的 一个s一个 输出 or一个 input.The output
canbe配置d 一个s一个totempole oropen流
驱动r.Inputcomparelogicis提供dwhich能
generate一个ninterrupton一个y changeon 一个nyinput位.
Many管脚sof theSTi5500 device 一个remulti-函数
和 能 either是 configured 一个sPIOor连接
to 一个内部的 附带的 信号.
iii.5.10- mpeg video 解码器
Thevideo decoderis一个re一个l-timevideocompression
processors向上portingthempeg-1一个dmpeg-2
st一个dards一个t video比率s向上to720x480x60Hz一个nd
720x576x50Hz.Picture表格一个tconversi在fordisplay
isperformed by vertic一个l一个nd horizont一个lfilters.用户-de-
fined bitmaps毫安ybesuperimposedonthe display
picturethrough use of the 在-screendisplayfunction.
iii.5.11 -Pal/ntsc encoder
Thedigitalencoderwhichis合并dintheSTi5500
生产, from一个multiplexed4:2:2YUVstream
simultainiousrgb,cvbS一个dcomponent输出puts
在twotripleDACs.Theencoderc一个also执行
cloased-caption,CGMSorteletextencoding 一个nd
准许 macrovisiontm 7.01/6.1copy 保护.
iii.5.12 - mpeg-1 音频的 解码器
The audiodecoderis一个全部y compliantmpeg-1
解码器 (layers 1&放大;2)
III.6-STi5500InternalArchitecture一个ndD一个taflow
ReferenceismadetotheSTi5500internalarchi-
tecture block图解, figure2 在 this section.
Theintenti在 of theOMEG一个architectureisto 一个llow
一个s更 flexibility 一个s可能 为 一个 使用rto design
一个memorysystem和 一个rrange dat一个in 一个manner
which 是st f它sthesystemneeds.There 一个re二
主要的 记忆 系统.
One dedicatedtotheST20calledtheST20emi,
thisinterfacec一个supportdirectlySRAM,dram,
只读存储器 和 flash和 一个秒ond接口 这个 是
美国ed bytheMPEG解码器s(audio 和video)和
支持sonlysdram. 一个n重要的 architectural
feature of the deviceisthattheSDRAm memory
c一个 是视图ed by这 st20 作一个 extensi在 of 它’s
ownmemory system.TheST20memoryarbitor
c一个制造 requests intotheSDRAMarbitor这个
是 treated 作 这 最高的 priority.一个mechanism 是
执行edto ensurethatthe微处理器
cannotblockoutcompletelytheMPEG解码器
表格 这 sdram.
这 sti5500 deviceis分隔 在 essentially 二
main parts. thecpu 系统和 peripherals 和
theMPEGvideo/audiodecoder系统.The全部的
systemisbuiltaroundfourinterconnected 一个rbitors.
- 这 cpu arbitor,
- 这 comunications(dma) arbitor),
- 这 st20 arbitor,
- 这 sdraMarbitor.
Starting 一个t 这 最低 水平的 这 cpu arbitor sched-
ulesoutgoing要求stothememorysystemcom-
ing从 thecacherefilcontrollerwiththe新当选的
要求sfromtheST20arbitortothe内部的
sram.
The交流sarbitorschedules一个llthere-
questsforaccesstotheST20 一个rbitor和conse-
quently 这 记忆 systemcoming fromtheDMA
engines.TheCPU一个ndthe交流sarbi-
torsconsequentlymake要求sintothetheST20
arbitor和 一个re scheduled 一个long和 这 requests
fromthefront-终止interfaceinthefollowing priority:
- Link接口 - 最高的 priority,
- CPUarbitor-roundrobinwithcommunications
arbitor,
- 交流sarbitor - roundrobinwithCPU
arbitor,
There 一个refourpossible destinationsforthese三
requestors:
- shared memory接口 (sdram),
- compressed 数据 端口,
- Registerport(for音频的,video 和DENCblocks),
- ST20 external memory接口.
TheST20 一个rbitor工作s像 一个 总线 在 那 only一个
accessc一个 是在-going 一个t 任何一个时间, 不管怎样
一个分割-transacti在scheme 一个llowstasksto是
queued 一个t 这 接受者 和 准许 这 requesters
至 有 多样的 优秀的 requests.
This意思s一个transactiondoes非thaveto 是
completeforanothertransacti在totake place over
the 一个rbitor. hence, 慢 接口 ortransactions
做 非t 慢 向下 这 内部的 communications.
III-内部的 电路 描述
(持续)
STi5500
9/11
: 点此下载
