首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:394681
 
资料名称:STI5500
 
文件大小: 317.48K
   
说明
 
介绍:
SET TOP BOX / DVD BACKEND DECODER WITH INTEGRATED HOST PROCESSOR
 
 


: 点此下载
  浏览型号STI5500的Datasheet PDF文件第4页
4
浏览型号STI5500的Datasheet PDF文件第5页
5
浏览型号STI5500的Datasheet PDF文件第6页
6
浏览型号STI5500的Datasheet PDF文件第7页
7

8
浏览型号STI5500的Datasheet PDF文件第9页
9
浏览型号STI5500的Datasheet PDF文件第10页
10
浏览型号STI5500的Datasheet PDF文件第11页
11
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
CONFIDENTIAL
iii.5.4-系统 维护 单元
这 sti5500 系统 维护s单元 包含 :
- phaseedloop(pll) -接受s27MHz输入
一个d发生s一个lltheinternalhigh频率
clocks需要为 这 cpu这 os-link.
- Test access端口-JTag 兼容,
- Diagnosticscontroller进入edvi一个theJTAG
端口 供应 :
- Bootstrapping在 开发,
- 硬件 breakpoint 和 watchpoint,
- real 时间 查出,
- 外部 ls一个triggering 支持.
iii.5.5-串行 communications
To facilitate 这 connecti在 of this system 这 front
enddevice一个dotherperipherals, twoUARTs
(ascs)areincludedinthe de恶行.TheUARTs
provide一个nasynchronous serial接口.
UARTc一个 是programmedtosupport一个range of
波特比率s和 dat一个formats,for例子,数据
大小,st运算 bs和 parity.Twosynchronous serial
communications (ssc)接口 是 provided 在
the de恶行.Thesec一个 是 usedfor一个remote控制
设备 for例子 vi一个 一个i2c 或者 spi 总线.
iii.5.6-中断 subsystem
TheSTi5500interruptsubsystem支持s第八
prioritizedinterrupt水平.Fourexternal中断
管脚sare provided.Levelassignmentlogic准许
一个yof theinternalorexternal interruptsto作-
signed和, 如果 necessary, share 一个ny 中断 水平的.
iii.5.7 - link 接口
这 link interfaceis一个integratedtransportstream
processorwhich 一个cceptseitherDSSorDVB
streams在 一个serial interfacewith 一个front-终止 de-
恶行.Theinterface performsthe demultiplexing
运作swith 非interactifromtheST20.
summary这 特性 of the 接口 是 :
- Framing oftr一个sportpackets(SYNCbyte detection),
- pid 过滤 的 向上 to 32pids,
- Descramblingtodvb/deSstandard-运输
或者 pes 水平的 (dvb),
- Adaptationfieldparsing-detecti在 和时间
stamping.Systemtimeclockadjustment处理
用 软件.
- 部分 过滤-32 过滤,
- Demultiplexing of transport streambypid,
- DM一个和 buffering ofstreamsinmemory
交流 至 cpu 的 buffer状态,
- DM一个of two of thestreamstothe audio 和video
mpeg decodercompressed 数据 fifos.
Inaddititothesetr一个sportdevice函数s
interfacecancopythe entiretransportstream或者
selectedpids 从 这 tr一个sport stream through一个
SD一个V(highspeed bi-directionalserial总线)接口.
CommunicatiwiththeST20ismadevi一个inter-
rupts和 一个shared 记忆 空间. 这 st20 能
placefilter,DM一个destinations和 descram-
blingkeys,for例子,inthesharedmemory
是 picked 向上 laterduring demultiplexing/descram-
bling operations.
III-内部的 电路 描述
(持续)
cpu arbitor
i - cache SRAM d - cache
CPU
central command 端口
PWM
I
2
C
UART
mpeg dma
块 move dma
mpeg dma
附带的 dma
COMMUNICATIONS
ARBITOR
st-20
ARBITOR
sdram arbitor SDRAM
音频的 VIDEO DENC
compressed 数据/寄存器 总线
st-20 emi
DRAM
只读存储器 SRAM
link 接口
5500-03.eps
Figure2:
STi5500T运算-levelArchitecture
STi5500
8/11
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com