rev. 0
AD7843
–3–
参数 限制 在 t
最小值
, t
最大值
单位 描述
f
DCLK
2
10 khz 最小值
2 mhz 最大值
t
ACQ
1.5
µ
s 最小值 acquisition 时间
t
1
10 ns 最小值
CS
下落 边缘 至 第一 dclk rising 边缘
t
2
60 ns 最大值
CS
下落 边缘 至 busy 三-状态 无能
t
3
3
60 ns 最大值
CS
下落 边缘 至 dout 三-状态 无能
t
4
200 ns 最小值 dclk 高 pulsewidth
t
5
200 ns 最小值 dclk 低 pulsewidth
t
6
60 ns 最大值 dclk 下落 边缘 至 busy rising 边缘
t
7
10 ns 最小值 数据 建制 时间 较早的 至 dclk rising 边缘
t
8
10 ns 最小值 数据 有效的 至 dclk 支撑 时间
t
9
3
200 ns 最大值 数据 进入 时间 之后 dclk 下落 边缘
t
10
0 ns 最小值
CS
rising 边缘 至 dclk ignored
t
11
200 ns 最大值
CS
rising 边缘 至 busy 高 阻抗
t
12
4
200 ns 最大值
CS
rising 边缘 至 dout 高 阻抗
注释
1
样本 测试 在 25
°
c 至 确保 遵从. 所有 输入 信号 是 指定 和 tr = tf = 5 ns (10% 至 90% 的 v
CC
) 和 安排时间 从 一个 电压 水平的 的 1.6 v.
2
mark/空间 比率 为 这 sclk 输入 是 40/60 至 60/40.
3
量过的 和 这 加载 电路 的 图示 1 和 定义 作 这 时间 必需的 为 这 输出 至 交叉 0.4 v 或者 2.0 v.
4
t
12
是 获得 从 这 量过的 时间 带去 用 这 数据 输出 至 改变 0.5 v 当 承载 和 这 电路 的 图示 1. 这 量过的 号码 is然后 extrapolated
后面的 至 除去 这 影响 的 charging 或者 discharging 这 50 pf 电容. 这个 意思 那 这 时间, t
12
, quoted 在 这 定时 特性 是 这 真实 总线 relinquish
时间 的 这 部分 和 是 独立 的 这 总线 加载.
规格 主题 至 改变 没有 注意.
定时 规格
1
(t
一个
= t
最小值
至 t
最大值
, 除非 否则 指出; v
CC
= 2.7 v 至 3.6 v, v
REF
= 2.5 v)
至
输出
管脚
C
L
50pF
1.6v
I
OL
200
一个
I
OH
200
一个
图示 1. 加载 电路 为 数字的 输出 定时 规格
: 点此下载
