首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:454565
 
资料名称:LPC2214FBD144
 
文件大小: 185.13K
   
说明
 
介绍:
16/32-bit ARM microcontrollers; 128/256 kB ISP/IAP Flash with 10-bit ADC and external memory interface
 
 


: 点此下载
  浏览型号LPC2214FBD144的Datasheet PDF文件第3页
3
浏览型号LPC2214FBD144的Datasheet PDF文件第4页
4
浏览型号LPC2214FBD144的Datasheet PDF文件第5页
5
浏览型号LPC2214FBD144的Datasheet PDF文件第6页
6

7
浏览型号LPC2214FBD144的Datasheet PDF文件第8页
8
浏览型号LPC2214FBD144的Datasheet PDF文件第9页
9
浏览型号LPC2214FBD144的Datasheet PDF文件第10页
10
浏览型号LPC2214FBD144的Datasheet PDF文件第11页
11
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
飞利浦 半导体
lpc2212/lpc2214
16/32-位 arm 微控制器 和 外部 记忆 接口
产品 数据 rev. 02 — 23 12月 2004 7 的 40
9397 750 13149
© koninklijke 飞利浦 electronics n.v. 2004. 所有 权利 保留.
p0.28 25 I
ain1 —
一个/d 转换器, 输入 1. 这个 相似物 输入 是 总是 连接 至 它的
管脚.
I
cap0.2 —
俘获 输入 为 timer0, 频道 2.
O
mat0.2 —
相一致 输出 为 timer0, 频道 2.
p0.29 32 I
ain2 —
一个/d 转换器, 输入 2. 这个 相似物 输入 是 总是 连接 至 它的
管脚.
I
cap0.3 —
俘获 输入 为 timer0, 频道 3.
O
mat0.3 —
相一致 输出 为 timer0, 频道 3.
p0.30 33 I
ain3 —
一个/d 转换器, 输入 3. 这个 相似物 输入 是 总是 连接 至 它的
管脚.
I
eint3 —
外部 中断 3 输入.
I
cap0.0 —
俘获 输入 为 timer0, 频道 0.
p1.0 至 p1.31 i/o
端口 1:
端口 1 是 一个 32-位 bi-directional i/o 端口 和 单独的 方向
控制 为 各自 位. 这 运作 的 端口 1 管脚 取决于 在之上 这 管脚
函数 选择 通过 这 管脚 连接 块.
管脚 0 通过 15 的 端口 1 是 不 有.
p1.0 91 O
cs0 —
低-起作用的 碎片 选择 0 信号.
(bank 0 地址 范围 8000 0000 - 80ff ffff)
p1.1 90 O
oe —
低-起作用的 输出 使能 信号.
p1.16 34 O
tracepkt0 —
查出 小包装板盒, 位 0. 标准 i/o 端口 和 内部的 拉-向上.
p1.17 24 O
tracepkt1 —
查出 小包装板盒, 位 1. 标准 i/o 端口 和 内部的 拉-向上.
p1.18 15 O
tracepkt2 —
查出 小包装板盒, 位 2. 标准 i/o 端口 和 内部的 拉-向上.
p1.19 7 O
tracepkt3 —
查出 小包装板盒, 位 3. 标准 i/o 端口 和 内部的 拉-向上.
p1.20 102 O
tracesync —
查出 同步. 标准 i/o 端口 和 内部的
拉-向上.
便条: 低 在 这个 管脚 当
重置 是 低, 使能 管脚 p1.25:16 至
运作 作 查出 端口 之后 重置.
p1.21 95 O
pipestat0 —
pipeline 状态, 位 0. 标准 i/o 端口 和 内部的 拉-向上.
p1.22 86 O
pipestat1 —
pipeline 状态, 位 1. 标准 i/o 端口 和 内部的 拉-向上.
p1.23 82 O
pipestat2 —
pipeline 状态, 位 2. 标准 i/o 端口 和 内部的 拉-向上.
p1.24 70 O
traceclk —
查出 时钟. 标准 i/o 端口 和 内部的 拉-向上.
p1.25 60 I
extin0 —
外部 触发 输入. 标准 i/o 和 内部的 拉-向上.
p1.26 52 i/o
rtck —
returned 测试 时钟 输出. extra 信号 增加 至 这 jtag 端口.
assists debugger 同步 当 处理器 频率 varies.
bi-directional 管脚 和 内部的 拉-向上.
便条: 低 在 这个 管脚 当
重置 是 低, 使能 管脚 p1.31:26 至
运作 作 debug 端口 之后 重置.
p1.27 144 O
tdo —
测试 数据 输出 为 jtag 接口.
p1.28 140 I
tdi —
测试 数据 在 为 jtag 接口.
p1.29 126 I
tck —
测试 时钟 为 jtag 接口.
p1.30 113 I
tms —
测试 模式 选择 为 jtag 接口.
p1.31 43 I
trst —
测试 重置 为 jtag 接口.
表格 3: 管脚 描述
…continued
标识 管脚 类型 描述
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com